|
게이트 또는 NOR 게이트만으로 구현할 수 있으므로 모든 논리회로는 NAND 게이트 또는 NOR 게이트만으로 구현할 수 있다. 이 때문에 NAND 게이트와 NOR 게이트를 범용 게이트(universal gate)라고 한다.
참고문헌
김은태, 논리회로 모의실험을 위한 시
|
- 페이지 8페이지
- 가격 6,500원
- 등록일 2013.07.12
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
구현역시 참이라는 것을 알 수 있다._
제목 : 대수 함수의 조작과 NAND 게이트 구현
실습 날짜 : 9월 13일
목적 : 대수식의 최소화 외에도 주어진 식을 다른 어떤 형태로 나타낼 필요가 있을 때,
그리고 주어진 설계상의 제약을 만족시키기 위한
|
- 페이지 8페이지
- 가격 1,300원
- 등록일 2002.12.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
4Bit 덧셈기 2개,AND 게이트 2개,OR 게이트 1개로 구현가능.
Decimal
symbol
BCD
digit
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
5. 실험 계획
[BCD 덧셈기_뺄셈기]
=> 스위치를 눌렀을 때는 2번째 입력이 보수가 취해지고 스위치를 누르지 않
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2015.02.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
게이트의 구현보다 더 간단하다.
NAND 게이트는 입력이 모두 1일 때에만 출력이 0이며, NOR 게이트는 입력이 적어도 하나가 1일 때에만 출력이 0이다.
Ⅶ. 게이트와 AND(논리곱회로)게이트
AND 게이트는 모든 입력에 신호가 들어올 때만 (\"1\")출력
|
- 페이지 9페이지
- 가격 6,500원
- 등록일 2013.07.15
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
·실험주제 : 기본 논리게이트 7개를 VHDL로 구현한다.
·실험소스
LIBRARY ieee;
use ieee.std_logic_1164.all;
ENTITY week2 is
PORT ( in_a,in_b:in std_logic;
out_y: out std_logic);
end week2;
ARCHITECTURE week2_arch of week2 is
begin
out_y<=in_a and in_b;
end week2_arch
·실습과정
1. 라이센
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2011.06.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|