|
REPORT
<이진병렬 가산기, 3상태버퍼>
1. 이진병렬가산기
- 이진병렬가산기란?
복수개의 비트들로 구성된 2진수 2개를 더해 결과를 출력하는 조합회로로, 전가산기들을
차례로 연결하여 아랫단의 자리올림 출력이 윗단의 자리올림 입력으로
|
|
|
00pF
저항 : 1kΩ 1.2kΩ, 7.5kΩ, 10kΩ
연산증폭기
4.실험방법
1. 가산기의 이득은 -1로 반전된 형태로 회로를 구현한다.
2. 2차 저역통과 필터의 이득은 2로 비반전된 형태로 회로를 구현한다.
차단 주파수가 60Hz가 되도록 설계한다.
3. 2차 저역통과
|
|
|
2.전가산기
A, B en 입력 외에 앞단으로부터 1개의 자리올림수도 동시에 가산을 행할 수 있는 회로를 전가산기회로라 한다. 만약 A=011과 B=101을 더하는 경우를 생각해보자.
n-1번째 다리에서 발생한 자리올림수 (Cn-1)1과 A(1), B(0)의 세 수가 합해져
|
|
|
2digit adder_subtractor의 회로의 특성상 S가 0 일 때는 가산기의 역할을 하고 반대로 S가 1일 때는 감산기의 역할을 하게 된다. 이 회로에서 S가 0일 때 즉, 가산기일 때를 살펴보면 A1과 B1은 십의자리, A0와 B0은 일의자리라 할 수 있는데 결국에는 (A1)(
|
|
|
) 실험 준비물
-SN7400 ( Quad 2-input NAND gate)
-SN7404 ( Hex inverter)
-SN7408 ( Quad 2-input AND gate)
-SN7432 ( Quad 2-input OR gate)
-SN7486 ( Quad 2-input XOR gate)
Power supply, Oscilloscope
(4) 전가산기와 반가산기
1. 그림과 같이 반가산기란 2개의 입력과 2개의 출력을 가지고 A
|
|
 |
2비트 프로세서에서 16비트 명령어를 사용하는가..??
-항목중 하나 선택해서 설명
(개발환경의 급격한 변화와 연계,프로세서공정의 발전, 프로세서의 저전력화 등기타등등..)
2)전가산기 설계 및 관련 문제 풀이
3)ARM에서 캐쉬메모리의 존재 유
|
|
메뉴펼치기
