|
동기식 카운터의 경우 각 F/F이 동시에 트리거 된다.
이번 실험에서 만든 디지털 초시계를 만듦으로 인해 교과서에서 배운 이론이 우리 실생활에서 활용되고 있다는 점을 알 수 있었다. 1.실험목표
2.기본이론
3.실험(회로 구성도, 파형,
|
|
|
카운터는 비교적 단순하게 만들수 있지만 동기식 카운터는 회로가 많이 복잡해
지는 단점이 있다. 대신에 동기식의 경우가 비동기식의 경우보다 처리 속도가 빠르다
는 것을 들었다..(말을 어떻게 해야 할지....).. 이번 실험을 통해서 새로운
|
|
|
D 플립플롭
시뮬레이션 결과
JK플립플롭
시뮬레이션 결과
비동기식 10진 카운터
시뮬레이션 결과
발진회로
시뮬레이션 결과
소자검색
검색 홈페이지(1) questlink
검색 홈페이지(2) chipinfo
검색 홈페이지(3) IC Master
라이브러리 만들기
|
|
|
카운터 설계를 통해 디지털 회로의 기본 구성 요소인 D Flip-Flop과 다양한 형태의 카운터를 구현하였다. D Flip-Flop은 데이터 신호를 저장하고, 클락 신호에 따라 출력을 업데이트하는 중요한 역할을 한다. 이를 기반으로 한 16진 카운터는 0부터 15
|
|
|
회로
(b) 타이밍도
[그림 2] 2비트 동기 2진 카운터
[그림 3] 2비트 동기 2진 카운터의 상태 변이도
카운터의 종류,
비동기 카운터, 동기 카운터, 병렬 입력 2진 카운터, 링 카운터, 존슨 카운터
4. 참고문헌
디지털 실험, 이재곤 저, 신화전산기획 발
|
|
|
동기식 RS 플립플롭비동기 2진 카운터, 비동기식 10진 카운터, 동기식 2진 카운터, 직병렬 계수기
[참고 문헌]
- 디지털 논리 회로 분석과 설계
- 디지털 공학 실험
- http://sewoon.com/elect_data/information/flipflop.html (웹사이트)
- http://word.tta.or.kr/terms/ter
|
|
|
실험하여 보자.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Graph 15-5 클록 펄스 (
C_P
) 1[㎑]에 대한 출력 파형
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
Graph 15-6 클록 펄스 (
C_P
) 100[㎑]에 대한 출력 파형
(4)그림 15-10의 동기식 Modulus 5 카운터 실험회로를 결선하고 다음
|
|
|
카운터를 설계할 때 Q 의 출력을 D의 입력에 인가한 이유는?
입력 값이 항상 반전되어 입력되도록 하고 다음 단의 CLK에 인가하여 동작시킬 수 있으므로
7. 본 실험에서 배운 카운터로 10진 카운터를 설계할 수 있는가? 이에 대한 이유를 설명하
|
|
|
counter/asyncounter.htm
http://user.chollian.net/%7Ewow7/electro/asyncounter/asyncounter.htm
http://210.119.147.55/ch4.htm
http://idec.kwangwoon.ac.kr/openlec/year99/july/070813_5/tsld125.htm 실험 결과
실험1.
실험분석
실험2
회로도
시뮬레이션
실험분석
실험3
회로도
시뮬
|
|
|
이번 실습이 무엇을 하고자 하는지를 알 수가 있었다. 실제 실습에서는 예측한 결과 파형이 잘 나오는지를 확인해 볼 수 있을 것이다. 1. 목적
2. 실습 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
메뉴펼치기
