|
게이트
U1
U2
U3
핀 2
핀 3
핀 2
핀 3
핀 1
0
0
0
0
+5
+5
0
0
0
+5
+5
0
+5
0
+5
+5
+5
0
0
0
+5
+5
+5
0
0
+5
+5
+5
+5
0
[ 정 리 ]
AND, OR, INVERT, NAND, NOR, 논리 게이트를 이용하여 회로를 구성하여 실험을 하였는데, 그동안 알고 있었던 진리표와 같은 값이 나왔다. 이론적
|
|
|
회로>
그림에서 X1은 직렬 입력이고 이 값이 AND(1)의 출력으로 나가려면 control은 1.
병렬 데이터가 AND(2)출력 로 나가려면 control은 0이라야 한다.
한편 이 X1출력될 때는 X2가 0이고 X2가 출력될 때는 X1이 0.
이 값들이 NOR 게이트에 입력되어 NOR의
|
|
|
실험적으로 증명하고, 논리회로의 간략화를 보인다.
⑵. 7-Segment의 원리와 숫자 표시기의 사용방법을 익힌다.
2. 사용기기 및 부품
∙디지털 실험장치 (Digital Experiment System)
∙TTL 7400 (quad 2-input NAND Gate)
∙TTL 7402 (quad 2-input NOR Gate)
&#
|
|
|
학과이론(Theory)
2) 회로스케치(Electronic schematic drawing)
3) 전원부(Assembling)
4) 회로설계(Design Prototype)
5) 조정 및 측정(Measuring and Testing)
6) 아날로그 고장수리(Analog fault finding and repair)
7) 디지털 고장 수리(Digital fault finding and repair)
참고문헌
|
|
|
실험 결과와 도표가 포함되어 있다. 이들은 논리 게이트의 성능과 상호작용을 실험적으로 입증해 주며, 텍스트에서 논의된 원리와 개념이 실제로 어떻게 구현될 수 있는지를 보여준다. 마지막으로, 참고 문헌 목록과 함께 추가 자료에 대한
|
|
|
실험 제목
2. 실험 목표
3. 관련 이론
1) AND gate
2) OR gate
3) NOT gate(Inverter gate)
4) NAND gate
5) NOR gate
6) XOR(Exclusive - OR)
4. 실험방법
1) 요구사항
2) 설계하기
5. 실험결과
1)XOR gate로 설계
2)NAND gates 만으로 설계
3)NOR gates
|
|
|
부정들을
OR한 것과 같다는 것을 의미한다.
진리표를 이용하여 두 정리를 증명하면 다음과 같다.
또한 두 정리를 등가 게이트를 이용하여 표현하면, 다음그림과 같다. 1. 기본 논리식
2. 논리대수의 기본 법칙
3. 드 모르강의 정리
|
|
|
실험에 의해 얻어진 공진주파수의 값이 상당한 차이를 보였다. (오차:42.33%)
이는 조교님의 말씀대로 정확한 요인은 밝혀지지는 않았지만 각종실험계기들의 노후와 오류로 인해 발생되어진 것으로 추측된다.
이번 실험을 통해 RLC 병렬회로에
|
|
|
실험 (2)의 회로의 구성에 대한 패턴도를 완성하시오
9. 본 실험을 하면서 나름대로 배운점을 쓰시오.
오픈 컬렉터의 의미, 3-상태 버퍼/인버터 특성, 논리 게이트의 지연시간 특성에 대해서 알 수 있었다. ｢실험 4｣X-OR, X-NOR 게이트
|
|
|
ND 게이트 회로 진리표>
5. 결과 분석 및 고찰
-multisim 프로그램의 Logic Converter과 직접 구해본 진리표를 비교한 결과 일치하는 것을 알 수 있다. 즉, multisim 프로그램을 통해 구현한 AND-OR-AND 게이트 회로가 정상작동함을 의미한다. 이로써 multisim
|
|
메뉴펼치기
