|
회로이다. 1. 기본 논리 회로의 정의
2. 기본 논리 회로의 종류및 각각의 정의
1) AND 게이트
2) OR 게이트
3) NOT 게이트
4) NAND 게이트
5) NOR 게이트
6) XOR 게이트
7) XNOR 게이트
3. 부울 대수 기본 개념
4. 부울 대수의 목적
5. 부
|
|
|
게이트 모델 모두 회로 시뮬레이터보다 간단하므로 정확성은 떨어진다.
타이밍은 정상적으로 내부지연과 적절한 에지의 반전에 필요한 부하의존 지연을 사용해서 다음과 같이 규정된다.
{ T}_{gate } = {T }_{intrinsic} + { C }_{ load } * {T }_{load }
여
|
|
|
회로와 그렇지않은 회로와의 차이점을 비교해본다.
555타이머와 크리스털을 이용해 클럭의 제어를 살펴본다.
각 소자의 논리게이트를 이해하고, 이에 맞게 연결시킨다.
7세그먼트의 간단한 조작을 이해한다. 1.실험 제목
2.실험 목적
3.
|
|
|
NAND래치-기본적인플립플롭: 2개의NAND 또는2개의NOR로구성
1)NAND래치 회로도
2)NAND래치 등가 부호
3)진리표
4)동작파형
(B)NOR 게이트래치-2개의NAND 또는2개의NOR로구성
1)NOR 래치 회로도
2)진리표
4)동작파형
3. S-R플리플롭
-스파이크(spike) 신호 CLK↑ (
|
|
|
게이트를 이용 설계한다.
5. 설계도
6.패턴도 작성
7. 프로젝트 추진 일정 : 2008, 3, 17 ~ 2008, 6, 30
월
내 용
3월
4월
5월
6월
작품구상
3/17 ~ 4/27
회로도 작성
회로도 수정
4/30 ~ 5/18
5/18 ~ 5/25
부품구입
5/30
제작
6/2 ~ 6/9
테스트 및 수정
6/10 ~ 6/13
완성
8
|
|
|
NAND 게이트를 이용하여 회로도 (i)를 구성하고 J, K를 표 7과 같이 변화시키면서 CLK 신호를 가해 Q와 의 논리상태를 측정하여 표 7(a)에 기록한다.
(11) 회로도 (i)대신 7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제
|
|
|
NOR 게이트
X-OR 게이트는 논리의 "둘 중 하나"라는 식으로 동작합니다. 즉, 두 개의 입력중 하나가 "참"이면 출력도 "참"이 되고, 두 개의 입력 모두가 "거짓"이거나 또는 두 개의 입력 모두가 "참"이라면 출력은 "거짓"이 됩니다. 이러한 회로를 관
|
|
|
gate , 즉 AND NOT gate 기능을 하는 것이다. 위의 파형은 개형을 알아보는 것이었고 정확한 saturation전압을 알아보기 위해 출력전압 파형을 확대시켜 보니 saturation 전압은 약 14mV임을 알 수 있었다.이러한 기본원리들을 응용해서 다른 AND, NOT, OR, NAND
|
|
|
실험 1.
A = 0, B = 0일 때
A = 0, B = 1일 때
A = 1, B = 0일 때
A = 1, B = 1일 때
실험 2.
A = 0, B = 0, C = 0 and A = 0, B = 1, C = 1 일 때
보다시피 출력 값에 지연현상이 일어나서 입력 된 후 바로 출력되지 않고 나중에 출력되는 걸 볼 수 있다. 여기서는 0,1,1 일
|
|
|
NAND), 7490, 7492(Counter), NE555(발진용), 7476(JK F/F), 7448(Decoder)
저항 : RS래치용(5K, 3.9K), 발진(47K * 2), 스피커 출력(1K)
커패시터 : 발진(1uF), 리셋스위치용(33u)
세그먼트, 스피커, 스위치
전체회로도 ․ 동작설명
․ 부분별 설계과정
․ 부
|
|
메뉴펼치기
