|
회로도를 참고해서 실험하였다. 어찌되었든지 실제 회로에서도 설계사양을 만족하였다.
(3) 설계실습이 잘 되었다고 생각하는가? 잘 되었다면 그 근거는 무엇이며 잘 안되었다면 그 이유는 무엇인지 기술하라.
처음에 RS 래치를 설계할 때 약
|
|
|
Q when ON
Q
실험순서 5:D 래치 회로에 관한 관찰 내용
회로도
상 태
결 과
Enable=H
→ LED blink
(D입력이 HIGH일 때, Latch가 set되고
D입력이 LOW일 때, Latch가 reset된다.)
Enable=L
Green LED ON상태
Yellow LED 에 연결된 Q을 short
→ LED OFF
Q을 다시 Yellow LED 에 연결
|
|
|
않는다. 따라서 f/f의 상태를 변하게 하고 싶을 때는 T에 1을 입력시키면 된다.
여기표는 순차논리회로를 설계하는데 중요한 자료들 이다. ▷플립플럽(Flip-Flops)
1)비동기식 RS 래치
D f/f
4)JK f/f
5)T f/f
6)Master-Slave형 f/f
7)플립플롭의 여기표
|
|
|
디지털 회로 설계에 기여하며, 더욱 효율적이고 혁신적인 디지털 시스템을 구현할 수 있는 토대를 마련할 것이다. 1. 실습의 목표
2. 필요한 장비 및 자료
3. 설계 실습 개요
4. RS 래치의 성능 분석
5. 플립플롭 구성 및 동작 원리
6
|
|
|
회로 설계를 위한 새로운 이론적 토대를 구축하는 것도 중요하다. 이러한 연구는 아날로그와 디지털 회로의 경계에서 혁신적인 변화를 가져올 것이다. 1. 연구 개요
2. 연구 배경
3. 실험 방법론
4. 실험 데이터 분석
5. 결과 해석
|
|
|
실험의 결과와 회로도 역시 참임을 알 수가 있다.＿
제목 : SR 래치(SR Rach)
실습 날짜 : 11월 1일
목적 : SR래치의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
래치는 이진 저장소자로서, 2개 또는 그 이상의 게이트와 피드백으로
|
|
|
D1023367.html
http://www.pyc.pe.kr/computersystem/chapt-16.html
http://www.daejin.or.kr/home/sksong/electron/junja_8/junja8-7.html
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_02_text.htm
http://bk21.sch.ac.kr/%7Ejlink21/text/ch09_04_text.htm
http://www.uichs.hs.kr/seol/%B1%B8%C1%B6/ff1.htm 1. RS
|
|
|
변할 때의 지연 시간 (상승지연시간)
Tphl
high→low로 변할 때의 지연 시간 (하강지연시간)
(3) [그림1] RS 래치의 이론적인 상태도를 그려라.
RS 래치 회로도
RS 래치 상태도
CLK 0일 때에는 S, R에 상관없이 Q+=Q가 된다. 즉, 상태를 유지한다. 없음
|
|
|
래치와 플립플롭이 포함된 회로들이 더욱 복잡해지고 다양해짐에 따라, 이를 위한 깊이 있는 연구와 개발이 필수적으로 진행될 것이다. 1. 실습의 목표
2. 설계 실습 개요
3. RS 래치의 기능 및 특성
4. 플립플롭의 동작 원리
5. 실습
|
|
|
통해 더 많은 실험과 분석을 수행하며 디지털 회로에 대한 이해를 더욱 심화시킬 계획이다. 1. 서론
2. 래치의 정의 및 동작 원리
3. 플립플롭의 개념 및 종류
4. 실험 장비 및 환경
5. 실험 방법론
6. 실험 결과 및 분석
7. 결론
|
|
메뉴펼치기
