|
회로에 의해 JFET소자의 입장에서 병렬로 연결되어 있으므로 29.76킬로옴이다. 이것이 입력저항이며, 출력저항은 이 실험상에서는 60킬로옴이 된다. 저항이 2배이어야 전압이 0.5배로 하강하기 때문이다. 따라서 이와 같이 계산된 등가 저항으로
|
|
|
I(R1B1) I(R1B2) I(R1C) V(3) V(4)
1.000E+01 8.207E-04 8.151E-04 8.861E-04 1.793E+00 1.936E+00
이론값
모의실험값
측정값
오차(%)
Ib(uA)
Ic(mA)
Vb(V)
Vc(V)
*직류해석(뒷 단자)
.OP
.DC VCC 10V 10V 6
VCC 6 0 10
R2B1 6 9 68K
R2B2 9 0 10K
R2C 6 7 2.4K
R2E 8 0 240
R3E 10 0 1K
Q2 7 9 8 Q2sc1815
Q3 6 7 10 Q2
|
|
|
증폭기를 설계하면 좋은 이득 고입력 저출력 저항을 가지는 증폭기를 설계할 수 있습니다,
3. JFET 공통 드레인 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 )
JFET 공통 게이트 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시
|
|
|
회로구성을 어떻게 할 것이냐에 따라 다르게 된다. 1. 목적 ……………………………………… 3P
2. 서론 ……………………………………… 3P
3. 부품 및 기기 …………………………… 3P
4. 실험순서 ……………………………… 3~4P
|
|
|
교류적인 이득은 보상을 시킬 수 있습니다.
BJT와 JFET의 비교
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 소스 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
 |
회로의 단락을 방지하기 위하여 저압형 인버터에서는 반드시 사용되어야 할 부분이다. 이를 위해 컴퍼레이터를 통해 생성된 구형파의 신호에 RC시정수를 두어 두 신호를 AND시킴으로 해서 데드타임을 주었다. 본 실험에서는 약 4μ[sec]의 데드
|
|
|
초전도한류기의 필요성 15
3.2.2 초전도 한류기의 동작원리 및 종류 18
3.2.3 초전도 한류기의 국내외 연구 동향 20
3.2.4 초전도한류기의 실험 22
3.2.5 초전도한류기의 기대효과 및 활용방안 24
제 4 장 결론 25
參考文獻 25
|
|
 |
보고서
학년 / 학기
교과목 / 담당 교수
프로젝트 명칭
3학년 1학기
전자회로실험설계 /
권 보 규 교수님
디스코 라이트 컨트롤러(Disco Light Controller)
주요 내용
◎ 목 적 : 디스코 라이트 컨트롤러는 교차하는 깜빡이는 디스코 라이트 램프의 밝
|
|
 |
과제를 수행하며 실제 전파의 거동을 실험적으로 이해하는 계기가 되었습니다.
대학 시절에는 팀 프로젝트에서 회로 설계를 맡으며 실험장비를 다루는 일에 익숙해졌고, 보고서 작성 및 발표도 주도적으로 수행하였습니다. 특히 설계 논리나
|
|
 |
회로 개발’에 기여하였습니다. 이 프로젝트에서 저는 신호 무결성 향상 및 전력 관리 기술 개발 부분을 담당하였고, 이를 통해 실제 산업 현장에서 적용 가능한 기술 개발 경험을 쌓았습니다. 프로젝트 결과물은 산업체 기술 보고서로 작성
|
|
 |
공 수업시간에 전자회로 실습을 하며 다시 한번 회로를 구성했고, 대학교 입학 후에는 반도체 소자 실험 시간에 트랜지스터 증폭기를 만들며 저항, 콘덴서, 다이오드 등 수많은 소자들이 어떤 역할을 하는지 알게 되었습니다. 그리고 군 복무
|
|
 |
회로 분석 능력과 현장 중심의 문제 해결 경험입니다. 군 복무 기간 동안 RF 송신기, 통신 증폭기, 전력 변환 장비 등 다양한 고주파 전자장비를 운용하고 점검했습니다. 특히 정기 점검 시 단순 점검표 확인을 넘어, 실제 장비 내 회로 흐름과
|
|
메뉴펼치기
