|
증폭기를 Source Follower라고 한다. 이와 같은 Source Follower는 출력저항을 작게 만들 수 있다. 일반적으로 회로는 입력저항이 커서 입력단에서 전류가 많이 흐르지 못하고, 출력저항이 작아서 Load에 최대의 Power가 전달되도록 해야한다. 이 때, MOS의
|
|
|
증폭기
* 차등증폭기
* MOS SW
* 저역통과필터
3. 완성회로(전체회로도)
4. 시뮬레이션(입력,V01,V0)
5. 제작사진
6. 결과 Capture 및 내용
7. 참고문헌
1. 블럭도
2. 각각의 회로도
▶ 전원
동작설명 :
ΔV 값은
= 0.7 (변조도) 로 계산하며, 따라서 ΔV=1.429 가
|
|
|
50㎷가 되면 다음과 같이 아래쪽에 일그러진 출력을 얻게 된다.
이는 입력전압이 MOS-FET의 선형영역을 벗어나고 있기 때문에 일어나는 현상이다. 이 때에도 위쪽의 일그러지지 않은 파형을 관찰해보면 이득이 20정도가 됨을 알 수 있다.
|
|
|
수 있도록 미리 연습해본다.
3. 설계 내용
- 설계 규격
(1) 저항을 부하로 하는 MOS 차동증폭기 설계(기본 구조는 그림 7-48 참조)
(2) CMRR > 20dB
(3) 부하저항 5<<30
(4) 전원 =5~15V(dual power supply)
(5) 트랜지스터 특성 : , ,
(각 트랜지스터의 (W/L)비는
|
|
|
MOS는 saturation mode에서 동작하게 되며 증폭기의 역할을 할 수 있게 된다. 하지만 에서 얻은 -5.0[V/V]에 10배에 해당하는 -50[V/V]를 gain으로 얻을 수는 없다. 이유는 의 변화 때문이다.
에서 은 에 dependent한 값이다. 따라서 이 경우 가 감소하므로 역
|
|
메뉴펼치기
