|
될 때까지 시간을 주시기 때문에 시험을 잘봐야 좋은 성적을 거둘 수 있습니다. 그러기에 이 자료를 참고하시고 소스에 대한 이해를 하시는 것이 도움이 많이 되리라고 생각합니다! zero detector해석
회로구현(state equation, outout equation 유도)
|
|
|
FSM의 output을 결정하기 위한 논리로 output은 current state에 의존한다.
begin
case(current_state)
ZfZ: detector_out = 0;
OfZ: detector_out = 0;
ZfO: detector_out = 1;
OfO: detector_out = 0;
default: detector_out =0;
endcase
end
endmodule
tb_Faliing_Edge_Detector source code
`timescale 1ns/1ps
module
|
|
|
Zero Crossing Detector
1)zero crossing detection을 확인해보고, 주파수를 변경시키면서 출력의 변화를 관찰하고, 출력 변화의 이유를 살펴보자.
초기 상태로 맞췄을 때주파수가 5Hz일 때
주파수가 10kHz 일 때
위 사진을 보면 알 수 있듯이 zero crossing detection
|
|
|
설계과제명
State machine을 이용한 Serial adder 설계
주요기술용어
(5~7개 단어)
Shift Register, Full Adder, Decoder, Multiplexer, Serial Adder
Mealy Machine, Parallel In, Output, FSM
1. 과제 목표
주어진 제한요소(경제성, 경고성, 확장성, 적시성)를 고려한 Serial Adder
|
|
|
zero crossing과 들 사이의 평균 거리를 나타내며 edge detector f가 작은 지역에서 같은 edge에 많은 응답을 않는다는 것을 나타낸다.
multiple-response constraint에 대해서 가장 큰 SNR × Localization을 가지는 filter f를 찾을려고 시도했다. 그 결과는 분석하기
|
|
메뉴펼치기
