|
예비보고서를 작성하려니 여간 곤욕스러울 수가 없었다. 하지만 예전 1차 예비보고서를 작성할 당시의 기억을 찬찬히 더듬으며 작성해 나갔다. 마침 이번에 2장은 다행히도 내용이 적어 수월하게 작성할 수 있었다. 이번 예비보고서를 작성하
|
|
|
. 또, A.O.I게이트를 이용하여 입력선택을 할 수 있다는 것도 알게 되었지만 시험기간에 과제를 수행해서 평소보다 많은 신경을 쓰지 못한 점은 조금 아쉽다. 다음 보고서부터는 이번에 많이 못한 만큼 더욱 잘 하도록 노력해야겠다.
|
|
|
차이
○ 비동기식 계수기 (asynchronous counter)
● 가상실험
● 예비보고서
● 동기식 계수기
● 가상실험
● 결과 보고서
○ 비동기 계수기
○ 7진 리플 카운터 설계
○ 10진 리플 카운터 설계
●동기 계수기
●비고및 고찰
|
|
|
PC 한 대
FPGA package 1개
Logic tester
4. 실험과정
1. NAND gate를 이용한 다음 회로를 programming하면, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다. 다음 회로를 구성하고, 표에 결과 값을 기입하라.
표7-1
control signal
input dat
|
|
|
예비보고서
3.1. NAND 게이트로 이루어진 R-S 플립플롭을 설계하라.
☞
3.2. [그림 6-2]에 Clear과 Preset 기능을 추가하라.
3.3. T 플립플롭에 대한 특성표는 다음과 같다. J-K 플립플롭을 이용하여 T 플립플롭을 구성하라. 아래 표에서 보는 바와 같이 T가
|
|
|
pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5
표 3-4-2 (74HC04)
V pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5 실험 3.
CMOS 와 TTL NAND/NOR 게이트 정의와 동작
1. 목적
2. 기본 이론
3. 실험 기기 및 부품
4. 실험 과정
5. 실험 고찰
6. 필요한 결과
|
|
|
NAND 게이트만을 이용하여 반가산기를 구현한다면, 필요한 게이트는 몇 개인가가?
(3) 전가산기를 구현하기 위해서 필요한 게이트의 종류와 개수는 어떻게 되는가?
5. 실험 방법:
반가산기
그림 11의 회로를 실험용 키트에서 결선하여 구성하라.
|
|
|
ep. of 3-input AND Gate
TRUTH TABLE OF 3 INPUT AND GATE
3-INPUT OR , NAND , NOR GATE
OR GATE 구성
NAND GATE 구성
NOR GATE 구성
De Morgan's theorem을 증명하고 설명
XOR gate의 입출력 값을 측정
각각 회로의 출력 특징 비교
회로 분석
실험 종합
|
|
|
반복하고 표 7(b)에 기록한다. 디지털공학실험 플립플랩 예비보고서
1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4. 실험 순서
|
|
|
예비보고서를 다시 작성하지 않아도 된다고 하셔서 큰 부담 없이 설계를 계속하였다. 인터넷에서 찾은 회로를 살펴보면 NOT게이트와 NAND게이트만으로 회로가 이루어져있고, 이는 우리가 예전에 플립플롭 부분에 대한 실험을 할 때 어느 정도
|
|
메뉴펼치기
