|
실험.NMOS 증폭기
1.Orcad 결과
<공통 - 소스 증폭기>
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측정
-회로-
-파형-
3) 출력 저항 측정
-회로-
-파형-
<공통 - 게이트 증폭기>
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측
|
|
|
14장 NMOS 증폭기
1. 목적
NMOS 트랜지스터를 이용한 공통-소스 증폭기, 공통-게이트 증폭기, 그리고 공통-드레인 증폭기(소스 플로워)의 입력저항, 전압 이득, 그리고 출력 저항을 실험을 통해 주한다.
2.피스파이스 실험결과
3.OSC 실험 결과
※위
|
|
|
증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하고자 한다.
2. 실험 기자재 및 부품
- DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 4개, 저항, 커패시터, 브레드 보드, 도선, FQP17P10(PMOS)(단, PSpice
|
|
|
1uF일 때 더 줄어드는 것을 알 수 있었다. 그러므로 여기서의 캐퍼시터는 바이패서 캐퍼시터라는 것을 확인할 수 있었다. 1. 제목
2) 공통 소오스 증폭기
2. 예비보고사항
3. PSPICE Simulation
1) 실험1
2) 실험2
3) 실험3
|
|
|
증폭기의 설계 목표
(1) PSpice를 이용하여 NMOS Transistor(IRF540), R, C를 연결하여 위의 성능을 만족하는 CS 증폭기를 설계하시오. 단, 전원 전압 VDD = 10 V, Rsig = 0 ㏀, R_L= 100 ㏀, C_C= 10 ㎌ 로 설계하시오.
- 먼저 Common-Source 증폭기(CS Amplifier)의 특성을
|
|
메뉴펼치기
