|
회로와 병렬연결은 오차가 거의 발생하지 않아 잘된 실험이라고 할 수 있었으나 직렬연결과 복합연결에서는 측정을 잘못해 제대로 된 실험 결과를 얻을 수 없었다.
전류계와 전압계에 의한 저항측정 실험에서는 직렬연결과 병렬연결 모두 가
|
|
|
A
B
X
0
0
0
0.021
0
1
1
4.72
1
0
1
4.72
1
1
1
4.72
1) OR게이트의 진리회로 구성 및 진리실험 결과
2) XOR게이트의 진리회로 구성 및 진리실험 결과
입력
출력
측정 출력 전압
A
B
X
0
0
0
0.021
0
1
1
4.72
1
0
1
4.72
1
1
0
0.021
-실험 1.2의 이론값과 실험값의 비교결과는
|
|
|
결과 차 안의 곰팡이와 박테리아가 각각 78%와 58% 줄었다. 뿐만 아니라 일본 키타사토 환경과학센터와 연세대학교의 실험 결과 인플루엔자 바이러스 A형 독감 제거율이 99.6% 이상으로 나타났고 일반 세균을 90%(중국 상해의학연구센터) 이상 줄
|
|
|
결과 값에 도달해야 한다. 반면 logic gate의 방법으로 구현하면, a, s, z, x를 통해 바로 Q와 notQ에 입력된다. 하지만 실제로 구현하기 위해서는 logic gate로 실현한다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2)
|
|
|
8%
3.0
5.076
5.67
10.5%
4.0
6.793
7.23
6.0%
5.0
8.909
9.16
2.7%
2. 실험결과
(실험1) 직렬회로
① 그래프
그래프의 기울기 : =1.059
그래프
그래프의 기울기 : =5.4835
그래프
그래프의 기울기 : =1.5902
그래프
그래프의 기울기 : =8.1331
(실험2) 병렬회로
① 그래프
|
|
|
회로 Run Setup 한 뒤 실행 해 보았습니다. 측정값인 Cycle Time 과 Return Customer의 결과 값은 다음과 같습니다.
측정값을 살펴보면, Cycle Time의 Half width는 0.04으로 매우 작은 편이지만 Return Customer의 Half width의 값 중에서 첫 번째 대안의 Half Width가 10.7
|
|
|
회로의 출력신호는 입력신호에 비해 만큼 늦으므로, 만큼 위상이 뒤져야한다.(이는 시뮬레이션 결과와 일치한다.) 또한 신호의 크기는 으로 감소하므로, 진폭은 으로, 즉 2.56로 감소해야한다.(이 역시 시뮬레이션과 일치한다)
2. 오차의 원인
a
|
|
|
회로이므로 각 소자들에 흐르는 전류는 같다. 때문에 저항이 큰 곳에 큰 전압이 걸렸고, 그래프에 표시된 전압들은 이들의 크기를 알기 쉽게 표현한 것이다.
3) 각 루프에 대한 KVL 식을 세워라.
a.
b.
4) 3)에서 세운 KVL 식에 측정값들을 대입하
|
|
|
16[V] / 8000[Ω] = 0.002[A] = 2[mA]
Q3. 회로의 미지저항 R을 구하라.
sol) V=IR이므로 20[mV] / 5[uA] = 4000[Ω] = 4[kΩ]
Q4. 회로의 미지전압 V를 정하라.
sol) V=IR이므로 0.06[mA] * 500[kΩ] = 30[V] 실험 1 Ohm\'s law
1. 실험진행
2. 오차의 원인
3. 확인문제
|
|
|
- 실험은 사람이 하는 것이기 때문에 아무리 주의를 기울여 실험을 한다고 하지만 약간의 실수가 있을 수 있다. 한 가지 예로 우리가 전류를 측정할 때에도 미터기의 값이 조금씩 변하는 것을 확인할 할 수 있었다. 약간의 측정시의 떨림 같은
|
|
메뉴펼치기
