|
TTL 게이트 군에서 사용된다. 토템-폴 출력TTL 에서의 Q2의 이미터 저항이 schottky TTL에서는 트랜지스터 Q6와 2개의 저항으로 구성된 회로로 대신 되었다. 이 회로는 앞에서 논의되었던 차단전류의 스파이크를 감소시키기 위한 것이다. 전파시간을
|
|
|
음여유도가 크다.
- 소자의 크기가 적어 실장밀도가 높다.
- 공급전압의 폭이 넓다.
(2) CMOS게이트가 TTL게이트를 구동시킬때 noise margin은 얼마인가?
PARAMETER
74HC CMOS
74 TTL
74LS TTL
74S TTL
74AS TTL
V ih(min)
3.5v
2v
2v
2v
2v
V il(max)
1v
0.8v
0.8v
0.8v
0.8v
V oh(min)
4
|
|
|
pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5
표 3-4-2 (74HC04)
V pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5 실험 3.
CMOS 와 TTL NAND/NOR 게이트 정의와 동작
1. 목적
2. 기본 이론
3. 실험 기기 및 부품
4. 실험 과정
5. 실험 고찰
6. 필요한 결과
|
|
|
TTL에서 사용하는 바이폴라 트랜지스터에는 베이스 전류에 의하여 동작하는 전류구동형 소자이므로 이것의 입력전류가 그 앞단 회로의 출력전류와 밀접하게 관련이 되고 따라서 팬아웃이 문제가 되지만, CMOS에서 사용하는 MOSFET는 게이트 전
|
|
|
이때 합을 S, 자리올림수를 C로 한다면 4가지 상태 중 1+1=10인 상태에서 자리올림수가 발생된다.(S=0,C=1). 이와 같은 과정을 수행하는 장치를 반가산기라고 하고 진리표는 다음과 같이 된다
표 4.1에서 합(S)와 자리올림수(C)의 논리식을 구하면 다
|
|
|
게이트 회로에서 저항값은 R1은 4kΩ, R2는 1.6kΩ, R3는 2kΩ, R4는 5kΩ 정도가 된다.
TTL 게이트에서는 입력의 수를 늘리려면 입력 트랜지스터의 이미터 수를 늘리면 된다.
(a) 입력에 저전압 공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동
|
|
|
TTL 버퍼/인버터
그림 3.4는 3상태 인버터의 동작을 설명한다. 출력단의 스위치가 ON일 때 정상적인 인버터의 동작이지만 스위ㅣ가 OFF일 EO는 플로팅되어 인버터의 출력이 Y와 비 연결 상태가 된다. 그림 3.4에서 3상태 인버터의 동작은 제어입력 G
|
|
|
게이트)
7402(NOR 게이트)
7486(XOR 게이트)
74266(XNOR 게이트)
A
B
X
A
B
X
A
B
X
A
B
X
0~10
0
0
1
0
0
1
0
0
0
0
0
1
10~20
0
1
1
0
1
0
0
1
1
0
1
0
20~30
1
0
1
1
0
0
1
0
1
1
0
0
30~40
1
1
0
1
1
0
1
1
0
1
1
1
5. 조사
TTL과 CMOS Interface 주의점, 특징, 차이점
CMOS
- CMOS는 주로 증가형 MOSFET
|
|
|
게이트에서 둘 다 0으로 출력되어 위 아래 AND 게이트 모두 한 쪽에 0이 있어, 모두 0으로 출력되어, 최종 OR 게이트도 둘 다 0이 들어가서 0이 출력된다.
실험 6-1) CMOS → TTL Interface
INPUT
OUTPUT
(CMOS)
OUTPUT
(TTL)
5V
L
H
0V
H
L
이론값)
실험결과)
5V, CMOS 0V, C
|
|
|
이해함.
(2) 논리 레벨 0과 1을 정의함.
(3) TTL게이트의 잡음 여유(immunity)를 정함.
(4) 정논리와 부논리를 비교함.
(5) TTL 스위칭 정격에 부가되는 캐패시터의 효과를 이해함.
2. 실험 방법, 이론 및 예측
○ 잡음여유
<TTL 소자 잡음여유>
입력과
|
|
메뉴펼치기
