|
VHDL 의 소개 – 강의 순서
Definition of VHDL
What & Why HDL?
HDL의 종류
VHDL’s History
Benefits of VHDL
Design Automation
디지털 논리회로의 설계환경 변천
Design Flow
2.개발환경의 이해 및 실습 - 강의순서
Design Entry
Project Compilation
Project Simulation
|
|
|
simulation 프로그램의 활용은 필수적이다.
7.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://210.99.156.1/home/shkim/chart1-1-2a.htm 1. 제목
2. 개요
3. 이론
4. VHDL Code
5. 결과 및 분석
6. 토의사항
7. 참고문헌
|
|
|
출력시켰다. 1. 설계 요약문
2. 서론
1) 설계목표
1) 엘리베이터 논리
3. 설계 과정 및 결과
1) 전체 시스템 구성 및 Flow Chart
2) TOP VHDL 구성도
3) Data path
4) FSM
5) Core simulation
6) IO
7) 입출력
4. 결론
1) 결론
2) DISCUSSION
|
|
|
Simulation을 통해 오류를 찾기 쉬운점, 정확한 논리식이 불필요하고 알고리즘에 의해 구현가능한 점, 쉽게 수정 가능한 점을 이번 Term Project를 통해 느끼게 되었습니다. 1.개요
-VHDL언어란
2. Term Project주제
-구현방법
-구현내용
3.구현과정
|
|
|
project 내에서 여러 개의 file을 만들어 사용하는데 main project의 이름과 같은 file이 main file이 되어 이 main file 에 대해서만 waveform을 비롯한 결과들이 simulation된다는 것을 이해했다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, S
|
|
|
1.Definition of VHDL
2.What & Why HDL?
3.HDL의 종류
4.VHDL’s History
5.Benefits of VHDL
6.Design Automation
7.디지털 논리회로의 설계환경 변천
8.Design Flow
개발환경의 이해 및 실습 - 강의순서
1.Design Entry
2.Project Compilation
3.Project Simulation
4.Device Programming
|
|
|
다이어그램
③ 리모컨부 회로도
④ 마이크로 마우스 본체 개요
⑤ 본체 블록 다이어그램
⑥ 본체 회로도
⑦ StepMotor 동작부 개요
2) StepMotor 설명
3) RF통신 설명
4) Source Code
5) Simulation
*결론
1) 제작물 사진
2) 고찰
|
|
|
Simulation of CSA (Carry Select Adder) 10
6. An Analysis of CSA using MAX+plus II 11
6.1 Simulation with Wavefirn Editor 11
6.2 Timing Analyzer, Delay Matrix 13
7. VHDL with Xilinx ISE 6 Project Navigator 14
Appendix 16
1. A Figure of *.Gdf file with MAX+plus II
|
|
|
project
1.1 Objective
1.2 Operational principle of signal light
1.3 Composition method of signal light
2. Analysis and plan of Source Code
2.1 Compositions of Source Code
2.2 Principal part analysis of Source Code
2.3 Result and interpretation of Simulation
3. Investigation o
|
|
|
project 내에서 여러 개의 file을 만들어 사용하는데 main project의 이름과 같은 file이 main file이 되어 이 main file 에 대해서만 waveform을 비롯한 결과들이 simulation된다는 것을 이해했다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, S
|
|
메뉴펼치기
