|
못했던 부분들이 많아서, 이번 과제에서는 인터넷으로 각 명령어를 학습한 후에 과제를 만들었습니다. 문법이 길어지면서, 에러가 많이 발생하는데, 부호 하나 때문에 문법 전반적으로 걸쳐서 수개의 에러가 발생하는 것을 확인했습니다. CLA
|
|
|
그동안 entity와 architecture만 수정하는 방법으로 과제를 만들었는데, 경우에 따라 제일 윗줄 부분도 바꿔야 하는건지, 어떻게 바꾸는지에 대해 좀더 공부해야겠습니다.
|
|
|
VHDL 기초와 응용, 홍릉과학, 초판, 1995, pp.36-48, 64-66, 100
- 박세현 저, 디지털 시스템 설계를 위한 VHDL 기본과 활용, 그린, 초판, 1998 pp.31-39 1. 제목 : 고속 동작 덧셈기 설계
2. 설계 목적
3. 설계 내용
4. 분석
1) CLA (Carry Look Ahead Adder)
|
|
|
VHDL with Xilinx ISE 6 Project Navigator +View List
VHDL 에서는 C code 에서와 같이 function of function call 기능을 제공합니다. 즉, architecture 안에 component architecture를 두는 방식을 제공합니다. 위에서 구현한 CSA (Carry Select Adder) 는 Full Adder, RCA (Ripple Carry Adder), MUX
|
|
메뉴펼치기
