|
그동안 entity와 architecture만 수정하는 방법으로 과제를 만들었는데, 경우에 따라 제일 윗줄 부분도 바꿔야 하는건지, 어떻게 바꾸는지에 대해 좀더 공부해야겠습니다.
|
|
|
Adder of 1 bit 8
5.2 Ripple Carry Adder of 4-bits 9
5.3 Multiplexer 9
5.4 Simulation of CSA (Carry Select Adder) 10
6. An Analysis of CSA using MAX+plus II 11
6.1 Simulation with Wavefirn Editor 11
6.2 Timing Analyzer, Delay Matrix 13
7. VHDL wit
|
|
|
VHDL 코드를 살펴보면 전체적으로 3개의 파일로 이루어져 있다. 1 bit full adder, adder_package, 4 bit full adder 이다. 1 bit full adder는 주어진 truth table에 따라 계산하여 1차 과제 때처럼 설계하면 되었다. 이번 과제에서는 package를 사용하였는데 이 것은 c
|
|
|
Ripple Carry Adder
장점 : ① 1bit Full Adder 1개를 만들어 놓으면 module로 사용이 가능하다.
② 코드가 짧아서 단순하다.
단점 : ① carry 전달 과정에서 delay가 생긴다. bit가 커지면 연산이 길어진다. 만약에 64bit만 되도 carry 전달을 63번을 해야 한다.
Carr
|
|
|
VHDL 코드를 살펴보면 전체적으로 3개의 파일로 이루어져 있다. 1 bit full adder, adder_package, 4 bit full adder 이다. 1 bit full adder는 주어진 truth table에 따라 계산하여 1차 과제 때처럼 설계하면 되었다. 이번 과제에서는 package를 사용하였는데 이 것은 c
|
|
메뉴펼치기
