|
Vter = 0.5 x Vth 이기 때문이다.
노튼 정리
그림 3에서처럼, 두 단자를 가진 임의의 회로망을 하나의 등가전류원과 하나의 등
가저항이 병렬연결된 회로로 바꾸어 놓을 수 있다는 것이 Norton 정리이다.
그림 3. 임의의 회로망과 그 Norton 등가회로
T
|
|
|
실험1
(1) 상기 회로에서 단자 AB에 대한 Thevenin 전압 Vth와 Thevenin 저항 Rth를 계산하라
(2) 상기 회로에서 다낮 AB에 대한 Thevenin 전압 Vth와 Thevenin 저항 Rth를 측정하라
(3) 측정된 등가저항과 등가전압으로 등가회로를 만들고 부하저항에 공급되는
|
|
|
e at the gate>
<그림15 linear region일때 MOS-FET의 단면>
③ VGS > Vth 및 VDS > VGS - Vth (포화)일때
스위치는 켜지고, drain 과 source 사이에 전류가 흐를 수 있는 channel이 형성된다. drain 전압이 문턱 전압 보다는 더 높기 때문에, channel의 부분은 off
|
|
|
준비
2 RL을 사요하여 25-3회로 구성, VPS = 15V, IL 측정,
3 BC 양단에 걸리는 전압을 측정한다. 이전압이 VTH
4 회로에서 전원을 제거한다. AD 사이의 도선을 연결하여 단락시킨다.
5 B점과 C 점의 사이의 저항값 측정, 이것이 RTH이다.
6 VPS = VTH되록 조정
|
|
|
이를 약 반전 전류(weak-inversion current), 또는 역치하 누설(sub-threshold leakage)이라 한다.
<그림 14 VGS - Vth 따른 drain-to-source 전압과 drain 전류 사이관계>
② VGS > Vth 및 VDS < VGS - Vth (Triode or linear region )일때
트랜지스터는 켜지고, drain 과 source
|
|
메뉴펼치기
