|
D로 표시되고 LSB는 문자 A로 표시되어진다.
2. 보고서의 그림 8-4에 제시된 카노맵을 완성한다. 이론 요약에서 설명한대로 1셀을 그룹으로 만든다. 맵에서 최소 곱의 합(SOP)을 묶음으로써 부당한 코드 표현식을 찾아낸다. 보고서의 준비된 여백
|
|
|
레지스터들 사이의 신호 회선(signal path)
외부 버스
- CPU와 부속 시스템들과의 정보를 전달할 수 있는 신호의 경로
- 주기억 장치 버스(memory bus), 입출력 버스(input output bus)
- 비용과 성능을 절충한 결과가 버스를 이용하는 방식
- 그림 버스에
|
|
|
데이터 처리
5. 80386 프로세서
6. 80386SX 프로세서
7. 80386SL 프로세서
8. 80486 프로세서
9. PENTIUM
Ⅵ. 비인텔계열 CPU(중앙처리장치)의 발전사
1. AMD-K6
2. AMD K6, K6-3D NOW
3. AMD K6 3
4. Athlon(K-7)
5. Cyrix6x86(6x86L)
6. Cyrix M2
7. IDT-C6
참고문헌
|
|
|
점
2) 80486의 특징
6. 펜티엄
7. 펜티엄 프로
8. MMX 기술이란
9. 펜티엄 II
10. PENTIUM Ⅲ
11. PENTIUM Ⅳ
Ⅵ. 비인텔계열 CPU(중앙처리장치)의 발전
1. AMD-K6
2. AMD K6, K6-3D NOW,
3. AMD K6 3
4. Athlon(K-7)
5. Cyrix6x86(6x86L)
6. Cyrix M2
7. IDT-C6
참고문헌
|
|
|
레지스터에 저장하는 기능
(일반 + 비교)의 결합 기능
PWM 발생 모드
비교 일치 상황과 오버플로우 상황을 연동하여, 구간을 구분하고 0과 1의 구형파를 발생시켜 출력하는 모드
(8비트 PWM + 16비트 PWM) 신호 변조기 기능
변조기 기능
8비트 PWM
|
|
|
8비트, 패리티 없음, 1 정지비트로 설정하고, 입력받은 UBRR값으로 원하는 보오레이트 값을 설정하였다. 또한 폴링을 이용한 문자 송신과 수신 함수를 사용하였다. 문자 송신함수는 UDR레지스터의 UDREn 비트가 1이 될 때까지, 즉 UDR 레지스터가 빌
|
|
|
8비트 및 16비트의 1 증가, 8비트의 1 감소
③ BCD(Binary Coded Decimal) 10진 조정
④ 곱셈/나눗셈
⑤ AND, OR, XOR, 로테이트(rotate)
⑥ 바이트 컴플리먼트(1의 보수) 및 비트 컴플리먼트(complement)
⑦ 니블(nibble: 4비트)단위의 데이터 교환
⑧ 비트 단위
|
|
|
D 구조
☞ 하나의 명령어로 여러개의 데이터를 처리하는 구조로 64비트 레지스터를 가진 CPU가 하나의 명령어로 8비트 데이터를 동시에 8개까지 처리하는 구조
④ 트랙과 섹터
☞ 트랙(Track) - 디스크 표면의 동심원
☞ 섹터(Sector) - 한 개의 트랙
|
|
|
8비트가 필요
자리수가 여러 개 있을 경우, 7-segment를 표시하기 위해서는 상당히 많은 출력 포트가 필요
4자리를 표현하는데 32개의 핀이 필요
동적으로 7-segment를 구동하면 1개의 포트로도 구동 가능
눈의 잔상효과를 이용
7-세그먼트를 한
|
|
|
n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고서
실험 9
Shift Register & Ring Counter & Counter
|
|
메뉴펼치기
