|
디지털 시계를 설계하였다. 여태까지 했던 실습들은 vhdl코딩만 하고 자일링스 프로그램만 돌리면 끝이었는데 이번 실습부터는 실제 킷을 사용하여 결과물을 킷에 출력도 해보고 하는 것이라 처음에는 약간 어렵고 난해하였으나, 그동안 그래
|
- 페이지 8페이지
- 가격 2,000원
- 등록일 2010.01.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
void resetClock(){
Hours = 0;
Minutes = 0;
Seconds = 0;
MSeconds = 0;
}
} JAVA 디지털 시계
Digital Clock
[Binary] 398KB
StopWatch.exe
StopWatch.jar
[Source] 15.5KB
[com.jinhyuk.Clock]
[.settings]
[bin]
[src]
.classpath
.project
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2012.02.20
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
1. 설계 목표
VHDL으로 프로그램 작성 후 이를 알테라DE2 보드로 실현시킨다. 7-세그먼트를 통해 기본적인 시계기능을 100분의 1초를 만들어서 구현한다. 또한 시간을 분을 나타내는 기능 위에 스위치를 누르면 100분의 1초를 구현한다.
2. 설
|
- 페이지 18페이지
- 가격 2,000원
- 등록일 2011.10.24
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Digital clock, Quadrature counter, Pulse up/down counter, Stop watch의 기능이 나타남을 볼 수 있다. main의 if문에 의해서 모드가 선택된다. Digital clock에서는 알람기능이 있다. 시간을 저장하고 알람을 설정하면 yellow LED가 켜진다. 또한 알람시간에 다다르면 1
|
- 페이지 21페이지
- 가격 4,000원
- 등록일 2015.06.28
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Digital Clock Data Recovery”
[5] YIREN, “Design of a clock and data recovery circuit in 65 NM technology”
[6] Sagar Waghela, San Jose State University, “PLL based CDR using Calibrated Delay Flip Flop”
[7] F.M. Gardner, \"Chaarge-pump phase-locked loop,\" IEEE Trans. Comm.,
vol. 28, pp. 1849-1858, 19
|
- 페이지 35페이지
- 가격 4,000원
- 등록일 2019.01.25
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|