|
sult
실험값
이론값
0.692V
0.7V
9.27V
V
8.61V
V
- 초기값 -
(첨두치198㎷ 주파수1,000㎑)
- 실험1 -
(첨두치192㎷ 주파수999㎑)
- 실험2 -
(첨두치125㎷ 주파수1,004㎑)
- 실험3 -
(첨두치43.2㎷ 주파수1,053㎑)
▲ Reference
[(最新)電子工學實驗 / 개정판][이두복]동
|
|
|
에미터 팔로워(Emitter Follower)라고도 한다.
3. 공식
베이스 - 콜렉터 전압이득
(1)
(2)
트랜지스터의 교류 에미터 저항
(3)
직류 해석
(4)
(5)
(6)
(7)
(8)
(9)
3. 실험
3-1 실험부품
저항 : 100Ω, 33KΩ, 1KΩ, 10KΩ
커패시터 : 1uF, 10uF
트랜지스터 : 2N390
|
|
|
Emitter Follower Output Stage>
Q1 - Common Collector Amp Q3 - Emitter Registance = Re - Active Load Q2, Q3 - Current mirror RL//RE : RL이 크면 상관 없지만, 작으면 감소한다. RL이 Short되면 TR이 파손되고, → IC파괴된다. → Short-Circuit Protection이 있다.
3. 실험 기계 및 부품
|
|
|
수 있다.
▶ 입력전류(위) 출력전류(아래)의 시뮬레이션이다. 입력은 약 25uA 의 크기를 가지고 출력은 약 800uA의 크기를 가진다. 약 30의 전류이득이 있는 것을 볼 수 있다. 1. 목적
2. 기초이론
3. 실험방법
4. 예상결론 및 Pspice Simulation
|
|
|
팔로워(Unity-gain follower)
<follower 회로>
<follower simulation>
(4) 가산 증폭기(summing amplifier)
20k, 100k
<가산 증폭기 회로>
<가산 증폭기 simulation>
100k, 100k
<가산 증폭기 회로>
<가산 증폭기 simulation> 1. 실험 방법
(1) 반전
|
|
|
에미터 회로와 에미터 팔로워를 같이 구성한 증폭회로를 구성해서 결과를 확인해보는 것도 좋을듯하다. 이로써 한 학기 동안의 실험을 모두 마쳤다. 이론으로만 배울 땐 어렵게 느껴졌던 전자회로를 실험을 통해 다시 배우면서 제대로 이해
|
|
|
실험
6. 실험 결과
1) 단위 이득 팔로워 입출력 관계 유도식
- 위의 식은 앞서 유도했던 비반전 증폭기의 식이다.
- 전압 팔로워 회로는 Rf가 단락(0옴)되고, Rs가 개방(무한대)되는 비반전 증폭기 회로이다.
- 위의 식을 인용하면,
- 이렇게 되므로
|
|
|
들에만 의존함을 알 수 있다. 그림 4는 비반전 전압 팔로워(follower)로 연결된 연산증폭기 회로를 보여준다. 이 회로는 그 이득이 1이기 때문에 단일 이득 증폭기(unity-gain amplifier)라고도 부른다.
※실험결과 예상 (이론값)
(1)반전 증폭기
① RF=10k
|
|
|
적으며, 이면 이다. 소스에 출력이 있으므로 입력 전압과 동상이다.
① 전압 이득
② 입력 저항
입력 신호가 Gate에 공급되므로 입력 저항은 CS 증폭기와 같이 매우 높다.
여기에서, 이다. 1. 실험의 이론
2. 실험 결과
3. 결과 분석 및 고찰
|
|
|
워드로 검색하면 20만 권이 넘는 책들이 나온다. 이런 현상을 \'리더십 과잉\' 때문이다.
현실을 바라보면 어느 조직이든 리더보다는 팔로워(follower)가 더 많은 법이다. 사실 리더 혼자 할 수 있는 일에는 한계가 있다. 아무리 만기총람형 지도
|
|
메뉴펼치기
