|
entity div1 is
port(
clk: in std_logic;
in_data: in integer range 0 to 999;
o_data: out std_logic_vector(15 downto 0);
--o_data_100: out std_logic_vector(3 downto 0);
--o_data_10: out std_logic_vector(3 downto 0);
--o_data_1: out std_logic_vector(3 downto 0);
o_cmplt: out std_logic
);
end div1;
arch
|
|
|
stopwatch is
component hz-- 1kHz로부터 1/100초 주파수를 생성
port(clk, nclr : in std_logic;
hz100 : out std_logic);
end component;
component key
port(start_stop : in std_logic;
clk, nclr : in std_logic;
enp : out std_logic);
end component;
component timecontrol
port(clk, nclr : in std_logic;
enp : i
|
|
|
Stop watch 기능.
- 설계 -
1. Digital Watch State Diagram
-그림-
2. Key Setting
1) KEY[0] = Reset
2) KEY[1] = Watch Sec, Min, Hour Set Mode Key
3) KEY[2] = Alarm Min, Hour Set Mode Key
3) KEY[3] = Alarm and Watch Value Setting Key
4) SW[0] = Alarm Permission Switch
|
|
|
CTC 모드로 사용하였다. 그리고 프리스케일러의 분주비는 256, OCR1A 의 값은 624이므로 계산은 다음과 같다. Ⅰ. 목 표
Ⅱ. 개발환경
Ⅲ. AVR을 이용한 스탑워치 설계
1. 부품리스트
2. 회로도
3. 소스코드
4. 실험결과
5. 원리 및 동작해석
|
|
|
|
. 1. 설계 배경 및 목표
2. 설계 내용과 방법
- 디지털 시계의 구성
- 디지털 시계의 동작
- DOT MATRIX 제어
- GRAPHIC LCD 및 TEXT LCD 제어
- A/D CONVERTER 제어
- Timer Interrupt 제어
3. 설계 결과
- 프로그램 소스 분석
4. 결론
- 프로젝트 후기
|
|
 |
울릴때 계속 안누르면 50번까지만 울리고 자동 해제 기능.
- 1개 세그먼트 단위로 알람시간 셋팅 기능
입니다...
첨부파일에는 프로그램소스, 보고서한글파일, 보고서 PPT파일, 하드웨어 사진, 회로도 등이 포함되어 있습니다.
|
|
 |
이용한 Stop Watch등 여러 프로젝트가 있었지만 팀으로 일하며 열정을 다했던 저의 첫 작품이 가장 소중한 기억입니다.
지원동기와 입사후 포부
군 제대후 3개월 동안 대전지하철 공사 건설현장에서 배선작업을 한 적 있었습니다. 가로등 시공에
|
|
메뉴펼치기
