verilog시계

검색어 자동완성 닫기

고급 검색 X

고급 검색 열기

전문지식 47건

	verilog 시계 [디지털 논리 회로] 및 시뮬레이션 1. 기본 시계 제작 (0.1초~1분단위, 스탑워치) ㉮기본 시간 모듈 ㉯스탑워치 모듈 ㉰메인 모듈 2. hour 단위 구현을 위한 testbench & module ㉮분단위 test module ㉯시간단위 test module ㉰test main module verilog시계 verilog, 디지털논리회로 디지털, verilog 시계 [디지털 논리 회로],	페이지 15페이지 가격 2,300원 등록일 2012.03.26 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	Quartus 디지털 시계 verilog HDL 알람기능 - 알람 기능을 가진 디지털시계 설계 - SW0 : 시계를 Set하는 신호 -> 0 : 모든 기능 정지, 1 : 동작 SW1 : view mode select signal -> 0 : Am, Pm 1시~12시, 1 : 0시~23시 SW2 : 알람 기능 on/off signal (알람은 LED를 통해 표현한다.) - [key 0] : mode selec Quartus verilog, 디지털시계 HDL, Quartus 디지털 시계 verilog HDL 알람기능,	페이지 20페이지 가격 3,000원 등록일 2009.06.14 파일종류 압축파일 참고문헌 없음 최근 2주 판매 이력 없음
	베릴로그를 이용한 LCD 시계 or posedge key[5]) begin if(rst) h_time1 <= 8'd0010_0000; else if(key[5]) h_time1 <= 8'b0011_0000; else begin case(qh1) 4'd0 : h_time1 <= 8'b0011_0000; 4'd1 : h_time1 <= 8'b0011_0001; 4'd2 : h_time1 <= 8'b0011_0010; 4'd3 : h_time1 <= 8'b0011_0011; 4'd4 : h_time1 <= 8'b0011_0100; 베릴로그 lcd시계, verilog 텀프로젝트, 베릴로그를 이용한 LCD 시계,	페이지 22페이지 가격 12,000원 등록일 2014.01.07 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	Verilog(베릴로그) 이용한 시계 설계 --lpm_add_sub CARRY_CHAIN="MANUAL" CARRY_CHAIN_LENGTH=48 DEVICE_FAMILY="Cyclone II" LPM_DIRECTION="SUB" LPM_WIDTH=1 cout dataa datab result --VERSION_BEGIN 9.1 cbx_cycloneii 2009:10:21:21:22:16:SJ cbx_lpm_add_sub 2009:10:21:21:22:16:SJ cbx_mgl 2009:10:21:21:37:49:SJ cbx_stratix 2009:10:21:21:22:16: 베릴로그 알람시계, 시계 디지털회로실험, Verilog(베릴로그) 이용한 시계 설계,	페이지 1페이지 가격 5,000원 등록일 2010.11.09 파일종류 압축파일 참고문헌 있음 최근 2주 판매 이력 없음
	베릴로그 과제 4.2에 a번 문제에서는 a, d, e는 blocking문으로 b, c는 nonblocking문으로 실행하였을 때, 어떤 시간에 실행되는지를 관찰하는 문제이다. 여기서 a는 blocking문이므로 3ns가 걸린 뒤에 실행하였고 a가 실행되고 나서야 다음 문장으로 넘어오고 nonblocking은 디지털시스템설계 레포트 디지털시스템설계 과제, 디지설 이찬호교수님과제 hw2, 베릴로그 과제,	페이지 149페이지 가격 1,000원 등록일 2015.10.12 파일종류 압축파일 참고문헌 없음 최근 2주 판매 이력 없음

전문지식 전체보기