|
실험 5 보고서
실험목표:
□실험을통하여 OR와 XOR의 진리표 결정.
□펄스 파형을 이용하여 OR와 XOR 논리 게이트 테스트.
□OR와 XOR 게이트를 사용하여 4비트 2진수의 1의 보수 또는 2의 보수를 실행하는 회로 구성.
□모의 실험용 결함에 대한 보
|
|
|
0
0
0
1
0
1
1
1
XNOR 게이트의 진리표
A
B
Y
XNOR 게이트의 Time table
XNOR게이트의 기본인 XOR-NOT 게이트
A. O. I Gate
AND, OR, INVERT
정의 : 특정한 논리함수를 수행함에 있어서 종종 둘 또는 그 이상의 입력을 AND 연산한 후 출력을
NOR연산시키는 회로가 필요
|
|
|
b = [1 0 1 0];
net=newff(minmax(a),[1,1],{\'tansig\',\'purelin\'},\'traincgp\');
net.trainParam.show = 15;
net.trainParam.epochs = 200;
net.trainParam.goal = 1e-7;
[net,tr]=train(net,a,b);
g = sim(net,a); - AND 연산
- OR 연산
- XOR 연산
|
|
|
입력과 전 단계에서 발생한 자리올림수를 더하도록 구성
- 두 개의 반 가산기와 한 개의 논리합 회로를 이용하여 구성
- 자리올림수를 더해 줄 수 없는 반 가산기의 단점을 보완 1. GATES(AND, OR, NOT, XOR)
2. DECODER
3.MUX(Multiplexer)
4. ADDER
|
|
|
서 표기한다.
XOR 게이트의 논리식은
으로 표기할 수 있으므로 AND, OR, NOT 게이트를 사용하여 XOR 게이트를 구성할 수 있다. 다른 한편 로 표기할 수 있으므로 XOR 게이트는 NAND 게이트만 사용하여 구성 할 수 있다. 또한
로 표기할 수 있으므로 XOR
|
|
 |
XOR을 통해 Hamming code를 만드는 과정이다.
4장. 3절. 2 Hamming decoder
<표4-2. Verilog decoder>
module hamm_dec(in,out,reset);
input[11:0] in;
output[7:0] out;
input reset;
reg[7:0] out;
reg r1, r2, r4, r8;
reg [3:0] r;
reg[11:0] IN;
integer i, j;
always@(in or reset) begin
if(reset)
out=0;
el
|
|
 |
XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜 전자공학 학술이론을 연구 개발하려하나? 1500단어 1
|
|
메뉴펼치기
