플리플롭(Flip-Flop) 의 이해

소개글

플리플롭(Flip-Flop) 의 이해에 대한 보고서 자료입니다.

본문내용

플리플롭(Flip-Flop)
1.플립플롭
1)플리플롭이란?
플립플롭은 두 가지상태 사이를 번갈아 하는 전자회로를 말한다. 플립플롭에 전류가 부가되면,현재의 반대 상태로 변하며 (0 에서 1 로, 또는 1 에서 0 으로), 그 상태를 계속 유지하므로 한 비트의 정보를 저장할 수 있는 능력을 가지고 있다.
여러개의 트랜지스터로 만들어지며 SRAM이나 하드웨어 레지스터 등을 구성하는데 사용 플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지종류가 있다. 1비트의 정보를 저장할 수 있는 장치로 정상 출력과 보수화된 출력(Q,Q')을 가짐
Q = 1 : Set, Q = 0 : Reset
클록(Clock,C)이라는 제어입력(Triggering)을 가지며 입력 신호가 상태 변환을 일으키기 전까지는 원래의 상태를 유지
2)종류 : RS 플리플롭, D 플리플롭, JK 플리플롭, T 플리플롭
2. S-R 래치
(A) NAND래치-기본적인플립플롭: 2개의NAND 또는2개의NOR로구성
1)NAND래치 회로도
2)NAND래치 등가 부호
3)진리표
4)동작파형
(B)NOR 게이트래치-2개의NAND 또는2개의NOR로구성
1)NOR 래치 회로도
2)진리표
4)동작파형
3. S-R플리플롭
-스파이크(spike) 신호 CLK↑ (모서리 검출기 회로의 출력)
-enable 신호를 갖는 SR 래치 회로의 enable 단자로 입력
-입력 클럭의 상승 모서리 직후의 매우 짧은 시간(Δt) 동안만 래치 회로가 동작
-SR 플립플롭에서는 S와 R이 동시에 '1'이 되도록 입력하면 안 됨.
1)회로도
2)기호
3)진리표
4)상승에지 트리거S-R 플리플롭
5)하강에지 트리거S-R 플리플롭
4. JK 플리플롭
-JK 플립플롭은 RS 플립플롭과 T 플립플롭을 결합한 것이다
-입력은 J,K 두개로서, 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 한다
-JK 플립플롭에서는 T 플립플롭에서처럼 J=K=1일 때 출력이 반전될 뿐이다
-회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브로 구성되어 있음을 알 수 있다
SK 플리플롭에서 S = R = 1인 경우에 발생하는 문제점을 보완한 플리플롭
J와 K는 SR 플리플롭의 S와 R에 해당
J = K = 1일 때 Q'(t)를 출력
1)회로도
2)기호
3)진리표
4)동작표
5. D 플리플롭
-한 개의 입력을 가짐
-D = 0이면 출력은 0, D = 1이면 출력은 1로 변화
-단일 비트 저장용으로 유용함
1)SR F/F로D F/F 구현
2) JK F/F 로D F/F 구현
3) 기호
4) 진리표
5)동작표
6. 비동기 회로
-동기형입력:입력데이터가클럭펄스에동기되어동작
-플립플롭에는클럭펄스와는관계없이플립플롭을세트하거나클리어할수있는비동기적인입력이 제공되는데이를비동기프리셋(PR, preset)과비동기클리어(CLR, clear) 또는직접세트와직접리셋이라고한다.
-클럭이나다른입력에상관없이출력을set 혹은clear 플립플롭의초기상태를결정하는데사용
1)진리표 및 기호
2)동작표
J,K입력이 모두1로연결-토글모드로 동작->CLK의NGT에서출력반전(토글)preset 이나clear 입력은 clk에 상관없이 출력 결정

키워드

jk,   rs래치,   래치,   d플립플롭,   플립플롭,   비동기회로