|
맵 등을 이용)
⑶ 완성된 부울대수식에 의하여 필요한 논리 게이트를 결정하여 논리회로를 구성한다.
예비 문제
1. 다음 논리식을 부울 정리 및 공리를 이용하여 증명하시오.
⑴ A+AB=A
☞ 부울정리 7
⑵ A+B=A+B
☞ 부울정리 8
⑶ (A+B)(A+C)=A+BC
☞ 부
|
|
|
지금까지 소개한 Gate IC들은 디지털 회로를 다루면서 가장 기본이되는 되는 소자들이다.
무엇보다도 회로를 구성해보고 동작상태를 눈으로 확인할때 가장 기억 및 사고가 좋아진다.
또한 애매한 논리를 만났을때 검증해볼 수 있는 장치가
|
|
|
일때와 B가 1일때의 를 측정하자.
B=0일때
B=1
⑥ logic equation11을 만족하는 회로를 구성한 후 B가 0 또는 1일때의 입력과 출력의 전압을 측정하자.
B=0일때
B=1일때
8. 논리회로 간소화
실험목적
BCD - 부당한 코드 탐지기의 진리표를 나타낸다.
논
|
|
|
트의 구현보다 더 간단하다.
NAND 게이트는 입력이 모두 1일 때에만 출력이 0이며, NOR 게이트는 입력이 적어도 하나가 1일 때에만 출력이 0이다.
Ⅶ. 게이트와 AND(논리곱회로)게이트
AND 게이트는 모든 입력에 신호가 들어올 때만 (\"1\")출력에 신
|
|
|
논리회로를 구성하여 실험을 통하여 진리표를 작성하라.
6. 실험 내용 및 결과
(1) 인버터 게이트의 회로를 구성하고 0V와 5V의 값을 가진 1kHz 구형파를 Vi에 연결한다. 입력전압 Vi와 출력전압 Vo를 각각 Ch1과 Ch2에 연결하고 DC coulping mode에서 파형
|
|
|
토글)
- DFF:
SQ(t+1) 기억 값
0 0 공(항상 0)
1 1 일(항상 1)
-TFF:
SQ(t+1) 기억 값
0 Q(t)변화없음
1 Q(t)토글
⑴ 조합논리회로논리 게이트(Logic Gate)들로 구성되고, 출력값이 입력값에 의해서만 결정되는 논리회로 ① 특징 입출력을 갖는 게이트의 집합
|
|
|
그림 4-10]
0
0
0
1
1
0
0
1
0
0
0
1
0
1
1
0
1
1
0
0
1
0
0
1
1
1
0
1
0
0
1
1
0
0
0
1
1
1
0
0
4) 논리회로로 간략 화된 부울 함수 실현
표 4-5
Input
Output
A
B
C
Y
0
0
0
0
0
0
1
1
0
1
0
0
0
1
1
1
1
0
0
1
1
0
1
1
1
1
0
0
1
1
1
0
Y의 간략 화된 논리식
A\'B\'C\'
A\'BC\'
ABC\'
AB\'C\'
A\'B\'C
A\'BC
ABC
|
|
|
조사하고, 만일 오류가 발생하였다면 수정하세요 1. 디지털 논리회로를 기능적인 측면에서 보면 2개의 논리회로로 구분할 수 있다. 이 2개의 논리회로에 대해 각각 설명하세요
2. 디지털 논리회로의 기능 중 산술연산에 대해 설명하세요
|
|
|
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
0
1
검토 실험 결과를 토대로 이 회로가 전 감산기로 동작함을 확인하여라.
입 력
출 력
X
Y
B
D
Bout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
1
0
1
1
0
0
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
0
위의 실험의 논리식은 전 감산기의 논리식 D = XYB, BOUT = X(
|
|
|
논리 1 레벨)를 인가한 후, 오실로스코프 (또는 멀티메타)를 사용하여 출력단자의 출력신호를 측정하여 표 2-3에 기록한다.
⑤ 표 2-3의 입력에 따른 출력신호의 형태를 그림 2-6의 타이밍도에 나타낸다.
그림 2-9 OR-AND과 AND-OR 게이트 실험회로
4.
|
|
메뉴펼치기
