|
회로를 통하여 배터리단자 전압을 감지하여 전압이 약하면 전압 레귤레이터가 계자코일을 통하여 발전기 전압 제어를 약하게 하고 전압이 높아지면 반대로 전압제어를 강하게 하여 항상 RP,회전에 무관하게 전압이 일정하도록 설계 되어 있
|
- 페이지 8페이지
- 가격 4,000원
- 등록일 2015.06.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계 이론
2.1 설계 회로도
2.2 각 저항값의 설정
2.2.1. 2단의 AC해석
2.2.2 2단의 DC해석
2.2.3 1단의 AC해석
2.2.4 1단의 DC해석
3. 시뮬레이션
3.1 저항값 넣은 회로도
3.2 시뮬레이션 결과
3.3 주파수에 따른 시뮬레이션 결과
4. 시뮬레이션을
|
- 페이지 15페이지
- 가격 13,860원
- 등록일 2012.12.19
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로에서 얻은 전류의 맥동을 줄여서 크기가 일정한 직류로 만들어 주는 회로를 평활회로라고 한다.
5) 전파 정류회로 설계 시 고려해야 하는 사항을 나열하고, 이유를 설명하시오
- 리플을 고려해야 한다. 일반적으로 리플이라 함은 교류전
|
- 페이지 9페이지
- 가격 4,000원
- 등록일 2015.06.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Zi = 8.04㏀
e.
(measured) Vo = 3.28V
Zo = 3.89㏀
5. 토의 및 고찰
-에미터 공통 증폭기는 가장 많이 쓰이는 구조이며, 여러 가지 방법으로 bias 가능하다. 하지만 bias 방법에 따라 효율적이기도 하고 그렇지 못한 경우도 있다. Bias의 안정도(stability)는 동작
|
- 페이지 3페이지
- 가격 1,500원
- 등록일 2011.08.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
response(input dc level = 1.31V)와 직접 계산을 통해 설계한(MOSFET 포화식을 사용) frequency response(input dc level ≤ 1.96V)는 각각 드레인 전류를 설정에서 PSPICE 시뮬레이션은 MOSFET의 넓이, 길이 그리고 회로의 저항만 설정하였지만 직접 계산하여 설계한 회
|
- 페이지 4페이지
- 가격 4,000원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|