|
F-poly 공정은 cell의 coupling ratio를 결정하는 중요한 공정의 하나로, cell 산포 및 신뢰성과 밀접한 관계를 갖는다
F-poly의 최종 space CD는 통상적으로 D/R의 절반 수준이기 때문에, 이의 구현을 위해 다양한 방법의 공정이 사용되고 있다
M/A 관
|
|
|
Gate step은 가장 작은 pitch의 공정으로 패터닝상으로도 어려울 뿐 아니라, profile의 미세한 변화가 셀 특성에 매우 민감한 영향을 끼치는 공정이다
Flash memory의 gate etch는 stacked-gate 구조로 인해 mask / c-poly / ono / f-poly etch의 4단계로 이루어진다
|
|
|
BL은 cell string에 전압을 인가하는 path 역할을 하며, core 및 peri의 interconnection 역할을 한다
MC1은 active, gate, f-poly상에 형성되는 W-plug 구조의 contact이다
BL과 MC1의 W depo와 CMP를 merge하는 dual-damascene 공정을 채택하고 있다
MC2는 Metal과 BL의 연
|
|
메뉴펼치기
