|
PLL요약
1) VCO
VCO는 직류 전압을 입력으로 하고 출력이 주파수인 장치이다. 직류제어 전압이 증가하면 출력 주파수는 감소하는 특성을 갖는다.
2) Divider (또는 counter)
VCO의 출력주파수를 가져와서 비교시켜야 하는데, 주파수가 너무 높아서 비
|
|
|
PLL에서는 Divider가 필요하다.
위 그림을 보면 Divider 역할을 이해할 수 있다.
(1) 주파수를 낮춘다는 의미는 말 그데로 주파수를 정확한 비율로 나눈다는 의미 이다. 이렇게 주파수를 낯추면 Resolution, 즉 분해능이 떨어지게 된다.
만약 분주하기
|
|
|
PLL)
무선 혹은 유선 상으로 신호를 보내면 신호경로에 따라 신호 지연이 발생하고 따라서 위상이 변하기 때문에, 수신측에서 시작과 끝점을 판단하지 못해 불량이 발생한다. 이런 현상을 막기 위해 클럭의 시작과 끝을 맞추어주는 동기(synchron
|
|
|
PLL에 있어서 주파수를 하나의 값(
f_1
)에서 다른 값(
f_2
)으로 바꾸는 식으로 약제동된 2차 지연 시스팀의 입력에 급격한 변화를 주면 VCO의 출력은 이 변화에 잠시동안
f_2
값 근처에서 진동하고 잠시후 새로운 주파수로 안정한다. (즉 정상상태
|
|
|
PLL회로 를 통과하게 되는데 그 과정을 살펴보겠다. 우선 PLL 회로에서의 중심인 VCO 출력을 측정한다.
< 그림 27 > CH1 변조된신호 2.5Khz, CH2 PLL안의 VCO 5Khz
두 신호를 비교해보면 주파수가 2배가 된 것을 확인할 수 있다.
< 그림 28 > 주파수
|
|
 |
된다.
(4.1.20)
는 VCO 입력 capacitance와 병렬 결합되어 있으므로 loop filter 특성 왜곡을 방지하기 위해서 3배 이상의 크기를 가져야 한다.
제 2 절 PLL 설계 및 제작
본 논문에서 최종적으로 제작하고자 하는 것은 DDS를 이용해 800MHz의 출력 주파수를
|
|
|
정속에어 회로의 기본구성 8
2.1.2.2 제어에 의한 정속제어회로 구성 10
2.1.2.3 PLL 제어에 의한 정속제어회로 11
2.1.2.4 서보기술 11
제 3 장 실 험(시뮬레이션) 13
3.1 13
3.2 14
제 4 장 결 론 15
參考文獻 16
|
|
|
PLL에 비해서 설계가 용이한 장점이 있다. 게다가, PLL보다 더 짧은 locking time을 가지며 지터의 크기를 줄일 수 있기 때문에, clock multiplication이 요구되지 않는 경우에는 PLL보다 DLL을 사용하는 것이 좋다.
이처럼 각 블락도들의 특성을 PSPICE로 여
|
|
 |
저학년 때 소홀했던 학문에 대해 관심을 갖게 되었습니다.
이것이 발단이 되어 졸업작품을 PLL방식을 이용한 주파수 신디사이저 설계를 Visual C++로 Behavioral Simulation 해 봄으로써 졸업작품 상위작에 선정되는 영예를 안게 되었습니다.
|
|
메뉴펼치기
