|
하며, 변수값이 1이면 그대로 표시(x)하고, 0이면 프라임(')기호를 사용하여 보수(x')로 표시한다.
⑦ 간소화된 부울 함수를 논리 회로로 표시한다.
(2) 간소화된 부울 함수를 합의 곱형으로 표시하는 경우
① ②, ③은 곱의 합형과 같다.
④ 합의
|
|
|
을 증명한다.
DISCUSSION
·TTL은 5Vdc와 공급 전압으로 ground를 사용한다.
·CMOS 공급 전압은 5, 10, 15Vdc이다.
·CMOS 입력, 출력 level은 공급 전압사이이다. (VDD와 VSS)
·VIL과 VIH 사이 전압에서 gate output은 state로 변한다.
·TTL level은 VIL = 0.8Vdc와 VIH = 2.0Vdc이
|
|
|
gate의 연산 결정
DISCUSSION
OR gate의 출력은 어떤 입력이 high일 때 high이다.
NOR gate의 출력은 어떤 입력이 high일 때 low이다.
high input은 OR 또는 NOR gate에서 불가능할 것이다.
low input은 OR 또는 NOR gate에서 가능할 것이다.
OR/NOR gate 출력은 서로 보완적
|
|
|
은 25KHz이다.
. JK flip-flop에서 J와 K input은 항상 보수이다.
. D-type flip-flop으로서 JK flip-flop을 형성하기 위해 J input은 반대로 되고 K input에 연결된다.
. JK flip-flop이 D-type flip-flop으로 형성될 때 Q output은 J input의 logic state와 같다. Q-not output은 J의 반
|
|
|
data의 제어를 설명하라.
DISCUSSION
·컴퓨터 데이터 변환은 동적으로 일어난다.
·CS 제어신호는 address decoder를 통해 CPU에 의해서 시작된다.
·CPU는 R/W 신호를 사용하는 변환의 방향을 선택한다.
·CPU는 데이터가 안정적으로 될 때까지 기다린다.
·
|
|
|
논리 회로의 최적화에 중요한 역할을 합니다. 이같은 법칙을 통해 논리 연산의 본질을 이해할 수 있습니다.
Ⅲ. 결론
부울대수의 기본 규칙인 교환법칙, 결합법칙, 분배법칙, 드모르간의 정리는 디지털공학에서 필수적인 역할을 합니다. 이와
|
|
|
회로의 설계와 해석을 용이한 부울대수를 사용하면, 변수 사이의 진리표 관계를 대수형식으로 표시와 논리도의 입출력 관계를 대수형식으로 표시하기가 쉬우며, 동일 기능을 가진 더 간단한 회로(논리식의 간소화)를 설계가 편리하다는 것을
|
|
|
회로를 만들어 구성할 때에는 보수변환이 쉽기 때문에 더욱 쉽게 사용된다.
다섯 번째 실험에서는 7 segment 표시기를 갖는 BCD 카운터를 만들어 보았다. 이번실험은 앞서 했던 실험과 별반 다르지 않지만 7 segment 라는 새로운 부품을 사용한다는
|
|
|
논리 회로 설계에 대해 알아보는 것이다.
처음 프로젝트를 시작할 때 HBE - COMBO 장비와 VHDL이라는 언어 사용이 처음이라서 많이 힘들고 어려웠다. 특히 장비 부족으로 실험실에서 직접 장비를 돌려가며 코드를 분석하고 확인 하지 못해 실험과
|
|
|
회로는 OR회로에 NOT회로를 접속한 OR-NOT회로로서, 논리기호 및 식, 스위치회로, 진리표, DTL회로를 다음 그림13-6에 나타냈습니다.
< 그림 13-6 NOR 회로
실험결과
<실험회로도>
◈NOR게이트
입력[V]
출력[NOR][V]
Y
LED
0
0
5
0
5
0
5
0
0
5
5
0
◈NAND 게
|
|
메뉴펼치기
