|
[ 실험목적 ]
① 전가산과 전감산의 산술 연산을 수행할 수 있는 논리 회로의 설계를 익힌다.
[ 이론 및 예측 ]
(1) 전가산기의 합과 전감산기의 차
X + Y + Ci의 합 S
X - Y - Bi의 차 D
① Boole 대수 방정식에 의한 전가산기의 합과 전감산기의 차
○
|
|
|
실험절차 : 그림 06-07] BCD 가산기
[1] 회로를 초기화 시키기 위해 SimInit 버튼을 클릭한다.
[2] 각 소자의 출력값을 보기 위해 showOutput 버튼을 클릭한다.
[3] T 버튼을 클릭하여 회로의 동작모드를 toggle 모드로 설정한다.
[4] 이 회로는 4비트 이진병
|
|
|
bit 가 0 이므로 + 이다. 1.디지탈시스템의 개요
2.수의 표현
3.여러가지 부호
4.부울 대수
5.논리식의 간단화
6.기본적인 논리회로
7.멀티바이브레이터 회로
8. 시미터 트리거회로
9. 계수회로와 레지스터
10. Shift Register
10. 연산 장치
|
|
|
대수 계산과 같이 엄밀한 방식에 의하여 연역논리를 체계화, 현대에는 그 범위가 매우 확장되어 다른 과학과 관련됨으로써 집합 논리와 관계논리 그밖의 새로운 영역을 개척하는 효과를 가져옴
- 부울은 대수학적 논리학을 창설, 기호논리학
|
|
|
갖고 학교에 간다
A
B
E
C
D
AB + C'D = E
[10] 다음 부울 함수를 카노우(카르노) 맵을 사용하여 간소화 하시오.
(1) F(a, b, c) = m (2, 3, 6, 7)
bc
a
00
01
11
10
0
1
1
1
1
1
Y = b
(2) F(a, b, c, d) = m (0, 2, 3, 4, 6, 11)
cd
ab
00
01
11
10
00
1
1
1
01
1
1
11
10
1
Y = b'cd + a'd'
|
|
|
. 여러 상품화 되어 나오는 센서들의 출력은 사용자가 몇 볼트에서 사용할지 잘 알 수 없으므로 오픈 컬렉터로 만들기도 한다.
TTL NAND/NOR 게이트
( 예 비 ) (1) 카르노맵을 이용한 함수의 간소화
1. 실험목적
2. 실험 방법, 이론 및 예측
|
|
|
실험한 내용은 ring counter로 하나의 신호가 계속 출력단자를 순회하는 counter
실험이다. 바로 앞의 실험에서와 같은 내용이라 실험하는데 큰 무리는 없었다.
※ Ring Counter를 실험하면서 생각하였는데, 이 카운터는 논리회로에서 배운 내용인 1-out
|
|
|
실험에서 핀 14(입력)와 핀 12(출력)사이의 2분주기, 그리고 핀 8과 9에서 중간 출력을 갖고, 핀 1을 입력, 핀 11을 출력으로 하는 5 분주기 회로로 구성되어 있다. 이에 대해 다음 논리도를 참조하시오.
실험 방법
CLK에 79번 pin을 assign하고 output은
|
|
|
실험 목적에서와 같이 이번 실험시간에는 논리 회로에서의 논리 게이트들의 동작과 Boolean equation, De morgan의 법칙을 바탕으로 한 논리 게이트의 특성을 이해하는 시간이었다. 실험은 전반적으로 예비보고서를 쓸 때 분석했던 것과 같이 Truth tab
|
|
|
회로 뒷면
6. 결과 및 고찰
마지막으로 논리 회로 실험에서 하는 프로젝트이다. 주어진 3개의 설계 중 7세그먼트를 기본 소자를 이용하여 디코더를 제작한 뒤 그 출력 값들을 이용해 7-세그먼트를 구현 해보는 설계, 7483 Full Adder를 이용하여 4비
|
|
메뉴펼치기
