|
논리회로의 간략화
D1
D2
C2
Y2
Y1
AND, OR, XOR, PASS가 가능한 연산회로
C1
● 모의 실험
De Morgan 제 1정리
회로 구성
결과 화면
De Morgan 제 2정리
회로 구성
결과 화면
■ 후 기
4장을 공부하면서 드모르간의 정리와 부울 대수의 법칙 그리고 카르노 맵에
|
|
|
실험1. 부울대수와 논리식의 간소화
실험2. DeMorgan's Theorem
실험3. CMOS 와 TTL NAND/NOR 게이트 정의와 동작
실험4. Exclusive-OR와 응용
실험5. Integrated-Circuit Timers
실험6. Bistable or flip-flop
실험7. Altera MAX_PLUS program 및 FPGA 사용설명 NAND/NOR 게이트를 이
|
|
|
간소화
ex1) A'C'D + A'BD + BCD + ABC + ACD'
a. A'BD와 ABC의 consensus 항은 BCD이므로
A'C'D + A'BD + ABC + ACD'
b. A'C'D 와 BCD의 consensus 항은 A'BD이므로
A'C'D + BCD + ABC + ACD'
c. BCD와 ACD'의 consensus 항은 ABC이므로
A'C'D + BCD + ACD'
ex2) F = ABCD + B'CDE + A'B' + BCE'
ABCD와 B'CDE의 co
|
|
|
부울대수를 사용하면, 변수 사이의 진리표 관계를 대수형식으로 표시와 논리도의 입출력 관계를 대수형식으로 표시하기가 쉬우며, 동일 기능을 가진 더 간단한 회로(논리식의 간소화)를 설계가 편리하다는 것을 실험을 통해 알 수 있었다.
또
|
|
|
실험회로가 다음의 부울 대수식과 등가임을 설명하시오 (힌트: 카르노 맵을 이용하시오).
3. 전감산기의 자리내림 B0는 부울 대수식으로 표시하면 가 된다. 카르노 맵을 이용하면 로 간소화할 수 있음을 보이시오.
4. 실험 4(b)에서 계산된 합 SC
|
|
|
제 12 법칙
Pspice로 구현한 제 12 법칙
▶ OR게이트에 같은 파형을 한쪽에는 인버터를 거치게 되면 무조껀 1이 나온다.
● 부울 대수의 기본 법칙 ■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■ 심층 탐구
♠ 참고 자료 ♠
|
|
|
실험을 통해 논리 회로를 간단하게 재구성 할 수 있는 부울대수의 정리에 대해 알 수 있었다.
3. 문제
(1) 실험 1의 AND-AND 게이트와 OR-OR 게이트 회로의 실험결과 진리표와 일치하는지 확인하고, 논리식으로 정리하여라.
A B C
X
Y
0 0 0
0
0
0 0 1
0
1
0 1
|
|
|
(b)
4. 참고 자료
Digital Principles and Application, Leach/Malvino (Mcgrow Hill) 59-63page
디지털 논리와 설계, 유황빈 (정익사) 140-147page
디지털 工學實驗, 구성모 외 5인 공저 (복두출판사) 11-45page 1. 논리작용의 기초
2. 부울 대수와 논리시의 간략화
|
|
|
변화 제 1장 컴퓨터와 디지털 논리회로
제 2장 데이터 표현
제 3장 논리 게이트와 부울 대수
제 4장 부울대수 간소화 및 구현
제 5장 조합 논리회로
제 6장 순서 논리회로
제 7장 레지스터와 카운터
제 8장 기억장치와 PLD
|
|
|
.
논리적 함수관계를 나타내는 법
◎ 논리회로도로 나태내는 방식
◎ 부울대수에 의한 수학적 기호로 나타낸 표현 방식
◎ 진리표로 나타내는 방식 1.개요
2. 논리회로와 단순화
3. K – MAP 과 진리표
4. 가산기 ( Adder )
|
|
메뉴펼치기
