|
부울대수의 정리
1. 실험 목적
▣ 부울대수(Boolen algebra)의 기본적인 공리와 정리를 이해하고 증명한다.
▣ 부울대수식을 이용한 논리회로의 간략화 및 논리식 표현을 익힌다.
▣ 다양한 논리회로를 부울대수식으로 표현하는 능력을 배양
|
|
|
clock를 B에 1을 넣었을 때 출력은 clock 의 반전이 나온다는 것을 보여주고 있다. 이 결과 값은 EX-OR 게이트와 똑같은 결과 값이다. 1. Exclusive OR 회로
2. De-Morgan의 정리
3. NAND gate를 이용한 기본논리회로
4. NOR gate를 이용한 기본논리회로
|
|
|
논리를 적절히 설명하기 위한 것으로 논리 조건에 따른 규칙을 표시한다. 또한 부울대수는 참과 거짓의 논리변수를 다루는 이원치 대수이다. 논리변수 참과 거짓은 2진수의 1과 0 스위치 회로의 ON과 OFF, 전압의 HI와 LO 등에 그대로 대응된다.
|
|
|
실험기구
디지털 실험장치
오실로스코프
NOT 게이트 7404
AND 게이트 7408
OR 게이트 7432
NAND 게이트 7400
NOR 게이트 7402
XOR 게이트 7486
4.실험절차
(1)디지털 실험기관 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 (a)를 구성하고 데이터 스위
|
|
|
논리식을 구하고, 이에 상응하는 논리적의 화 형태(AND-OR)로 74LS08, 74LS32를 사용하여 그림 4-9에 그 논리회로를 구성한 뒤 표 4-8의 4변수 입력을 가한 때의 출력을 측정하여 해당란에 기입한다. 1. 실험 목적
2. 실험 이론
(1)부울대수
(2)카르
|
|
|
실험때마다 새 IC칩으로 하지 않는 이상은 이런 문제가 해결되기 힘들지 않겠나 생각된다.
◎ 참고문헌
디지털 논리와 컴퓨터 설계 (M.Morris Mano저) 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문
|
|
|
부울대수의 간소화
논리 게이트
논리 게이트
논리 게이트
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
|
|
|
논리연산
(1) AND연산
(2) OR연산
(3) NOT연산
나. 논리 게이트
(1). AND 게이트(논리곱)
(2). OR 게이트(논리합)
(3). NOT 게이트(논리 부정)
(4). NAND 게이트
(6). EXCLUSIVE-OR 게이트
자. 드모르간의 법칙
차. 부울대수
3
|
|
|
C1을 포함하여 3비트를 더할 수 있는 전가산기를 실제로 설계해보고 동작을 확인해 봄으로써 조합 논리 회로를 이해할 수 있게 될 것이다. 1. 목적
2. 준비물
3. 설계실습 계획서
4. 실험에 필요한 이론과 측정 예상 값
5. 결론
|
|
|
부울 대수의 기본 논리 동작
▢ 논리 곱(AND) : ㆍ
▢ 논리 합(OR) : +
▢ 부정 부정(NOT) : ’ 또는 ￣
≪ 표 ≫
≪ … 중 략 … ≫
카르노맵(Karnaugh map)
■ 진리표를 이용하여 논리식을 간소화
■ 구성형태
|
|
메뉴펼치기
