|
논리작용의 기초
1. 목적
2. 참고 사항
디지탈 논리의 기초
* 논리레벨 만들기
버퍼
인버터
AND 게이트
OR 게이트
3.참고 자료
부울 대수와 논리시의 간략화
1. 목적
2. 참고 사항
1) 부울 대수의 기본 정의
2) 논리회로의 부울 방정식
3
|
|
|
회로도
․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․ ․
3. 팀 구성 및 역할 분담
․ ․ ․ ․ ․ ․ ․ ․ ․ ․
|
|
|
논리회로(Sequential Logic CIrcuit)이다. 순서 논리회로는 출력을 입력 쪽에 연결한 궤환(Feedback) 회로를 가지고 있으며, 이를 통해 출력이 논리 동작에 영향을 미친다. 순서 논리회로에는 플립플롭 외에도 뒤에서 배울 레지스터(Register), 카운터(Counte
|
|
|
설계
1. 명령어 코드
디지털 시스템의 내부조직은 일련의 마이크로연산으로 정의할 수 있다.
용도 1) 특정 목적 디지털 시스템: · 특정 마이크로연산을 영구히 수행한다.
예) 주변기기 제어장치( M/T 제어기)
2) 범용 디지털시스템: · 다양한 마
|
|
|
회로의 정확한 접촉을 위해 노력해야 할 것이다. 또한 계산과정에서 계산을 편하게 하기 위해 측정값들을 소수 두 번째 자리에서 반올림 하는데 숫자를 길게 하여 오차를 줄여야 할 것이다.
이번 실험을 통해 논리 회로를 간단하게 재구성 할
|
|
|
간소화
consensus의 정리
정규형
진리표로부터 부울 대수식을 유도하는 Sum-of-Products 방법
진리표로부터 카르노 맵(Karnaugh map) 구하기
Pairs, Quads, and Octets
Overlapping Groups
Rolling the Map
Logic Circuit
Finding the NOR-NOR Circuit
Datasheet
|
|
|
논리회로 모델
Boundary scan은 IEEE1149.1에 표준화 되어 있음.
그림 2.5.6 경계 주사
그림 2.5.7 BIST 기법이 사용된 ASIC Chapter 2
집적회로(VLSI)의 설계 과정
2.1 상위 레벨 합성(High Level Synthesis)
2.2 논리 합성(Logic Synthesis)
2.3 레이아웃 합성(Layout
|
|
|
논리적(Logical) 기준 등이 있다. 이를 기준으로 아래 요구 사항을 충족시키시오.
(1) 네트워크를 구성하는 물리적 시스템 세 가지를 제시하고 이들의 기능을 간략히 요약하시오.
(2) 네트워크를 구성하는 논리적 시스템 세 가지를 제시하고,
|
|
|
디지털 회로 설계 이태원 임인칠 공저.
2. 디지틀 설계 주식회사 캘라 John. F Wakerly . 신재호 김도현.
3. Didital Logic Application And Design, Yarbrough ○ 10진-BCD 인코더
○ 10진수를 BCD코드로 바꾸는 이유
○ 74147 (10진-BCD 부호 변환기)
○ 코드의 종류
|
|
|
논리회로가 단일 고착 고장이라 해도 다중 고착 고장으로 간주해 취급해야 한다.
복잡한 디지털 시스템 시험 방법
Scan Testing : Scan 입력에 대한 출력 관측. Internal scan 및 Boundary scan
BIST(Built-In Self Test)
그림 2.5.4 내부 스캔 테스팅 개략도
그림 2.5
|
|
메뉴펼치기
