|
터 회로 >
< 결과 파형 >
8진 비동기 카운터 실습이 예상했던 것보다 난항을 겪어서 다른 빵판을 구해서 16진 비동기 카운터를 설계하였다. 위에서 보이는 것처럼 설계실습 계획서에서 설계했던 데로 회로를 구현하였는데, 생각보다는 많
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2013.04.25
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Bn
Cn-1
Sn
Cn
7. 7448을 이용하여 2진수를 10진수로 표시하는 회로를 구성하시오.
8. 본과를 실험하면서 나름대로 배운점을 쓰시오.
재밌는 실험이었다. 학술제 준비를 하는 과정에서 필요한 부분이었다. 많은 도움이 되어 기분이 좋았다. 특히 7-세
|
- 페이지 2페이지
- 가격 500원
- 등록일 2017.03.15
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
하지만 조교님께서 다른 회로 사진을 구해서 설계를 구성하라고 하셔서 인터넷에 Positive Edge Triggered Master-Slave D Flip-Flop를 검색하여 회로를 찾아 설계에 임하였다. 다행히 예비보고서를 다시 작성하지 않아도 된다고 하셔서 큰 부담 없이 설계
|
- 페이지 4페이지
- 가격 1,500원
- 등록일 2017.04.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로를 설계하였다.in10Hz로 인해서 클럭이 들어오면 카운터가 수를 세기 시작한다. 여기서 QA는 최하위 비트이고 QD는 최상위비트이다. 0부터 9까지 수를 세면 로드에 의해 다시 신호가 0으로 바뀐다. 그러고 in10hz가 클럭이 10번 바뀌면 1번이 0.1
초 시계 구현하기 Quartus, ALTERA 플립플롭, (디지털) 초 시계 구현하기, ALTERA, Quartus, 플립플롭, 클럭, 동기식 카운터, 비동기식 카운터, 멀티플렉서,,
|
- 페이지 5페이지
- 가격 2,000원
- 등록일 2015.02.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
.hwp…………………………………10p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
7. 위상 제어 루프(PLL)
1. 실습목적
2. 설계실습 계획서
퀀텀닷 디스플레이.hwp…………………………………2p
<퀀텀닷 디스플레이>
<느낀점>
|
- 페이지 12페이지
- 가격 1,000원
- 등록일 2015.07.14
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로를 이용하였는데 처음에 예상했던바와 실험의 결과가 다르게 나와서 고민을 하게 되었다. 문제는 S-R래치에서 정의되지 않는 입력을 주고 있었던 것이여서 그것을 고려하여 입력을 넣어주는 데 있어서 조금 다르게 설계를 하였다.
두 번
|
- 페이지 6페이지
- 가격 2,000원
- 등록일 2015.02.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계실습 (5)-(8) 관련 내용
만약 센서의 출력부에 나타나는 전압을 Op-Amp가 증폭해서 LED로 보내는 과정에서 충분한 증폭이 이루어지지 않는다면 LED의 동작 전압에 미치지 못하게 될 것이다. 따라서 Op-Amp의 동작을 확인해 보기 위해 센서의 출력
|
- 페이지 5페이지
- 가격 6,300원
- 등록일 2015.07.31
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
2. EEPROM의 데이터 읽기
1) 실험개요
2) 부품리스트
3) 회로도
4) 소스코드
5) 실험결과
6) 원리 및 동작해석
3. EEPROM에 문자열 저장하고 불러오기
1) 실험개요
2) 부품리스트
3) 회로도
4) 소스코드
5) 실험결과
6) 원리 및 동작해석
EEROM사용법 EEPROM테스트, EEROM 데이터 읽고 쓰기 소스코드, 활용 (EEPROM사용법,EEPROM 데이터 읽고 쓰기,EEPROM테스트,소스코드,사용법,회로도,EEPROM문자열 저장,ATmega128,
|
- 페이지 16페이지
- 가격 4,000원
- 등록일 2015.11.16
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
CD 가감산기의 결과
1) symbol_1
adder
adder symbol
2) symbol_2
full adder
full adder symbol
3) symbol_3
input_1
input_1 symbol
4) symbol_4
fulladder_2
fulladder_2 symbol
5) symbol_5
input_2
input_2 symbol
4) 최종 회로도
회
로
도
functional
[덧셈기]
functional
[뺄셈기]
★ 고찰
- BCD 가감산
|
- 페이지 4페이지
- 가격 1,600원
- 등록일 2015.02.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로에서 주파수를 증가시켰을 때 어떤 결과를 갖는지 관찰할 수 있다.
실험 (3) <그림 20. 4 (a)>
Vg: 붉은색 VR: 초록색
(4)<그림 20(a)> RLC 병렬 회로 (C = 0.01[])를 구성하고 중심 주파수가 20.55 [kHz]인 대역 저지필터를
설계하라. (저항과 인
|
- 페이지 10페이지
- 가격 1,300원
- 등록일 2014.06.24
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|