|
. PSPICE의 그래프에서 Early 전압 VAF를 구하시오.
=> 약 20.84V
(4) BJT의 콜렉터 및 에미터를 바꾼 상태에서 PSPICE로 시뮬레이션 1)을 되풀이하시오.
=> log() vs
=> vs => - log()
=> - 1. 실험 목적
2. 이론
3. 실험기기 및 부품
4. 예비실험
|
|
|
=-73.424mV입니다. 입니다.
=> 에 135을 주고 측정한 색이 반전된 그래프에서 녹색이 , 빨강색이 을 나타낸 것입니다. 값은 =9.759mV, =-36.717mV입니다. 로, 소신호 이득의 대략 1/2값 입니다. 1. 실험 목적
2. 이론
3. 실험기기 및 부품
4. 예비실험
|
|
|
동일하면서 반복적인 과도상태를 만들 수 있다. 1 실험의 목적과 준비
1.1 실험 목적
1.2 사용 기기 및 부품
2 실험내용
2.1 콘덴서(커패시터)
2.2 교류 신호일 경우의 콘덴서
2.3 저역통과여파기와 고역통과여파기
3 예비문제
|
|
|
실험과정 9를 반복한다.
③ 바이어스된 2중 다이오드 리미터
11. 교재의 회로를 구성한다.
12~14. S1, S2를 지시에 따라 개방 혹은 단락시키며 출력 파형을 측정하고 기록한다.
15~16. VAA를 지시에 따라 증가 혹은 감소시키며 출력 파형을 측정한다.
|
|
|
예비보고서에서 구성한 반감산기》
반감산기(HS : half subtracter)는 한 자리인 2진수를 뺄셈하여 차(difference)와 빌림 수(borrow)를 구하는 회로이다. 한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다.
《반감산기 실험 사진》
①회로구
|
|
|
실험 결론
(b415039 김정섭)
이번 실험은 Op-Amp를 응용한 회로들을 실험하고 이 실험결과와 이론을 확인하는 실험이었다. 이상적인 Op-Amp에서의 특징과 실제 결과를 잘 비교하면서 실험을 진행했다. 첫 번째로 구성한 회로는 반전 연산 증폭기이
|
|
|
◎ 예비 보고서
▶ 실험의 목표
▶ 실험 이론
◎ 결과 보고서
|
|
|
016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회로
024. 능
|
|
|
실험하지 않아 제외하였습니다.
3. 연습문제
3.1 , 이고, 다. , , , , , , PG를 계산하여라.
3.2 스위치 S가 닫혀졌을 때 이다. 스위치가 열렸을 때 값은?
S가 닫혔을 경우,
S가 열린 경우,
4. 참고문헌
전자통신연구회 편, 『전자통신기초실험』, 도서출
|
|
|
증폭기 개방루프 이득의 주파수 특성 곡선에 적용해서 추출한 주파수 특성 측정 결과
이론값
[dB]이론값
그래프에서찾은 차단추파수
GBP
1
1
0
618.314kHz
618314
10
10
20
93kHz
930000
100
100
40
9.75kHz
975000
3 Pre-Lab(예비실험): 실험 절차
- DMM을 이용하여 실
|
|
메뉴펼치기
