|
2) 직류고압발전기
3) 변압기와 정류기를 조합한 장치
4) 정전발전기
2. 케넨트론 정류기
1) 정류관의 직렬접속
2) 배전압 발생회로
3) 다역정류회로
3. 금속정류기
4. 기계적정류기
5. 첨단정류기
6. 정전적 고전압발생장치
참고문헌
|
|
|
회로를 구현해내기가 얼마나 어려운 것인지 다시한번 느끼게되었습니다. 설계. BPF 결과 보고서
1. 사용장비 및 부품
2. 설계 목적
3. 설계 일정
4. 실험 배경 이론
5. 실험방법
6. 설계과정
7. 구현한 회로 이득과 차단주파수
|
|
|
6) 부정 정리
Ⅱ. 논리게이트와 기본논리게이트
Ⅲ. 논리게이트와 다이오드논리게이트
Ⅳ. 논리게이트와 트랜지스터논리게이트
1. 부정회로(NOT)
2. NAND 회로
3. NOR회로
Ⅴ. 논리게이트와 게이트구현
Ⅵ. 논리게이트와 범용게이트
|
|
|
가산기는 A입력과 0110과의 합으로 A+0110(6)=A+0110(6)이 되며 5번째 비트수는 생략되고 A+0110(6)값대로 LED가 ON이 되고 캐리LED가 ON된다. (C출력 미연결으로 5번째 캐리는 생략됨 캐리LED는 비교기출력으로 표현)
입력
(2진수)
출력
(BCD)
실험사진
입력
(2
|
|
|
논리 게이트
논리 게이트
논리 게이트
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력
|
|
|
6. 사용한 소프트웨어 및 실험 기기
1) OS : Windows XP
2) 회로 Simulation : OrCAD 10.5
3) Presentation : Power Point 2007
4) 보고서 작성 : 한글 2007
5) 디지털 테스터기, 오실로스코프, 전원 공급 장치, 인두기 1. 과제 필요성
2. 주요 부품 개요
3. 개념설계
|
|
|
가산기 구현
Pspice로 구현한 가산기 회로
▶ 이렇게 XOR을 연결해서 더하기 연산을 할수 있습니다.
▶ 다음장의 그림은 가산기 회로의 시뮬레이션입니다.
▶ 1,0,0,1을 넣어서 각각을 더하는 시뮬레이션입니다. ■ 실험 목표
■ 사용 부품
|
|
|
나. 학생관
다. 지도관
3. 단원의 학습 목표
4. 단원의 학습 지도 계획
5. 본시 학습 지도 계획
가. 학습 목표
나. 지도상의 유의점
6. 본시 학습 지도 과정
7. 형성 평가
8. 정리 및 평가
가. 수업 내용 정리
나. 평가
|
|
|
1이 9까지 카운터 한 다음 FND 2가 0에서 1로 바뀌며 FND 2가 5까지 카운터 된 다음 6으로 될 때 분을 가르키는 FND 3가 0에서 1로 바뀌게 된다. 이 동작이 계속 반복하게 된다. 1. 연구 배경
2. 연구 목표
3. 연구 내용
4. 기대 효과
5. 연구 결과
|
|
|
D 플립플롭
시뮬레이션 결과
JK플립플롭
시뮬레이션 결과
비동기식 10진 카운터
시뮬레이션 결과
발진회로
시뮬레이션 결과
소자검색
검색 홈페이지(1) questlink
검색 홈페이지(2) chipinfo
검색 홈페이지(3) IC Master
라이브러리 만들기
|
|
메뉴펼치기
