|
플립플롭에서는 입력이 항상 같은 값이 입력되지 않도록 만들어 사용
- JK 플립플롭은 RS 플립플롭에서 S가 1이고 R이 1일 때 출력 상태가 반전
이 회로에서 보면
④ J가 1이고 K가 1인 경우
만약, Q(t)가 0인 경우(는 1인 경우), J쪽 첫 번째 AND 게이
|
|
|
High가 출력되어야 하므로, 그대로 값이 High이 출력된다. 그리고 J에 High를 입력시켜주면 의 값이 Low로 변하게 된다. J,K에 모두 입력을 가해주면 토글이 발생하여 보수가 출력된다. 1. 실험 이론
2. 실험 방법
3. 문제
4. 시뮬레이션 및 고찰
|
|
|
플립플롭, 슬레이브는 출력 플립플롭이라고 할 수 있는데, 결국 마스터-슬레이브 전체는 T = 1 일 때 외부 입력을 받아 들여 T = 0 일 때 그에 해당하는 상태의 Q 값을 출력하게 된다.
그림 3. RS 마스터-슬레이브 플립플롭
3) JK 마스터-슬레이브 플
|
|
|
JK플립플롭 이란?
JK 플립플롭은 RS 래치에서 금지된 입력(RS 래치에서 RS=\'11\')을 토글로 바꾸어 동작하도록 만들어진 플립플롭이다. 결국 RS 플립플롭에 토글 기능을 합친 플립플롭이다.
입력 JK가 논리 입력 00, 01, 10은 RS 플립플롭과 같고, JK=11
|
|
|
timing diagram으로 그려서 동작을 설명하라(현재상태는 Q=1로 가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 1. 실험 목적
2. 사용기기 및 부품
3. 실험 결과
4. 연습 문제
|
|
|
T F/F을 구성할 수 있는 것이다.
※ 실험 결과 : 먼저 J-K F/F을 이용해서 T F/F을 구성하는 실험은 어렵지 않게 끝낼 수 있었다. 그리고 결과도 T F/F과 같이, 번갈아가면서 출력값이 바뀌는 것을 LED를 통해 눈으로 확인할 수 있었다. (실험에서는 bar
|
|
|
플립플롭의 종류로는 T 플립플롭을 선택한다면 결과는 그림 10과 같다.
그림 10. 3비트 이진 증감형 카운터
BCD 카운터
BCD 카운터는 10개의 BCD 코드값(0000, 0001, 0010, ... , 1000, 1001)을 상태값으로 가지는 카운터를 말하며, 십진 카운터(decade counter)라
|
|
|
JK 플립플롭 (JK flip - flop)
JK 플립플롭은 RS 플립플롭에서 금지 입력으로 S=1, R=1을 허용하지 않는 결점을 보완해서 입력을 J=1, K=1일 때 출력이 보수(반전) 상태가 되도록 한 것이다.
다시 말하면 J=K=1이 되더라도 플립플롭은 불확정한 출력을 내지
|
|
|
이번에는 래치와 플립플롭에 대해서 배우고 실험을 했는데, 디지털공학 수업을 듣지 않고 실험을 했더라면 정말 힘들었을 것 같은데 이론자체가 상당히 어렵고 래치와 플립플롭의 종류도 다양해서 많이 헷갈리기 때문이다. ◈ 실험 결과
|
|
|
교훈이 큰 자산이 될 것이다. 이러한 경험이 앞으로의 전자전기 분야의 학습과 연구에 도움이 되기를 기대한다. 1. 실험 결과
1) 실습 내용 요약
2) 응용 과제 분석
2. 논의
1) 실습 내용 검토
2) 응용 과제에 대한 고찰
3. 최종 결론
|
|
메뉴펼치기
