|
플립플롭을 만드는 것이고, 또 다른 방법은 단지 신호 전이에 대해서만 트리거하게 되고, 나머지 펄스 구간에서는 동작이 정지하는 플립플롭을 만드는 것이다.
이번 실험을 통해서 순차회로에 대한 특성을 알 수 있었고, D 래치와 플립플롭에
|
|
|
실험하라.
clock
A
B
C
D
↑
1
1
1
1
↑
0
1
1
1
↑
0
0
1
1
↑
0
0
0
1
↑
0
0
0
0
⇒ ABCD플립플롭을 보면 각 Q출력이 다음 플립플롭의 입력으로 연결되어있어서 클락을 주면 우측으로 쉬프트가 됩니다. 실험 시작 후 4clock 후에 출력 A에 1이 입력되어 A->B->
|
|
|
플립플롭은 모두 0이 되면서 CLEAR가 되는 것이다. 그래서, 이 회로는 MOD-10카운터로 동작한다. 또한 J와 K의 입력값이 1이고 각각의 펄스가 0이라는 클럭입력을 가졌을 경우에 A,B,C,D는 모두 0의 값으로 clear가 되는 것을 알 수 있으며 이 실험의 회
|
|
|
실험6) JK Flip-Flop을 이용한 동기 카운터를 설계하고, 오실로스코프를 사용하여 파형을 측정하시오.
회로도
시뮬레이션 결과
실험7) JK Flip-Flop 플립플롭을 이용한 비동기 카운터와 MUX를 설계하고, S1,S0의 입력에 따른 출력 파형(Y)을 오실로스코
|
|
|
D 플립플롭과 NAND, NOT만을 사용하여 회로를 구성하라. (준비물 : SN7474, SN7404, SN7400)
(2) 실험 1에서 PRESET=0으로 놓으면 데이터는 SI로 입력되겠는가?
데이터를 쉬프트 시킬 때 PRESET은 어떤 상태로 하여야 하는가?
실험1에서 PRESET=0으로 놓으면 출력
|
|
|
D
0
↑
0
0
0
0
0
↑
0
0
0
0
0
↑
0
0
0
0
0
↑
0
0
0
0
1
↑
1
0
0
0
1
↑
0
1
0
0
1
↑
0
0
1
0
1
↑
0
0
0
1
<실험 6>
회로 구성 및 입·출력 값.
고찰
이번 시뮬레이션은 JK플립플롭 4비트 우 쉬프트 레지스터에 관한 시뮬레이션이다. 교재의 이론 부분에 나와
|
|
|
timing diagram으로 그려서 동작을 설명하라(현재상태는 Q=1로 가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 1. 실험 목적
2. 사용기기 및 부품
3. 실험 결과
4. 연습 문제
|
|
|
실험장치 위에 IC 7408과 IC 7486을 이용해서 회로도 (a)의 반가산기를 구성하고 스위치를 변화시켜가며 Sum과 Carry C를 측정
IC 7408과 IC 7486을 이용해서 회로도 (b)의 전가산기를 구성하고 스위치를 변화시켜가며 Sum과 Carry C를 측정
회로도 (c)와 (d)
|
|
|
을 통해 카운팅 원리와 디지털 회로 설계의 기초를 학습하였다. 이번 실험에서는 기본적인 D 플립플롭을 이용하여 카운터를 구성하고, Mod N 카운터의 동작을 관찰함으로써 이론과 실제 회로의 차이를 체험하였다. 실험 결과, 카운터가 예상한
|
|
|
실험을 한다면 참 쉽게 할 수 있을 것 같다는 생각 도 해보았다. 이번 실험을 통해서 D 플립플롭의 작동 상태와 새로운 칩을 이용해보면서 데이터가 어떻게 이동하는가에 대해서도 더 자세히 알게 되었다. 모르긴 몰라도 컴퓨터 안에서도 이와
|
|
메뉴펼치기
