|
D = 1000
으로 하면 클록 펄스가 입력될 때마다 클록 펄스의 하강 모서리에서 오른쪽 한자리씩 자리이동을 하며,
Q_D
의 출력은 다시 FFA의 의 J와 K 입력으로 입력된다.
[그림 2(a)]는 JK 플립플롭을 사용하여 구현하였으나, RS 플립플롭 또는 D플립플
|
|
|
된다.
8비트 시프트 레지스터 74LS198은 위의 74LS95와 비슷한 회로이다. 다만 선택 선에 따라 회로자체에 right shift, left shift, 병렬로드 기능이 있으며 클럭 입력은 1개 뿐이다. 1.실험 제목
2.실험 목적
3.실험 이론
4.결과 예상치
|
|
|
D값이 ‘11’이 되어 And게이트를 통과하면서 1이 되면, 연결된 LED가 켜지게 된다(1HZ로 분주).
실험2 : D Flip-Flop 을 이용한 4bit Shift Register
위 회로도와 시물레이션을 보면 4개의 D Flip-Flop이 사용됨을 알수 있다.
D Flip-Flop은 SR 플립플롭과 NOT 게이
|
|
|
실험은 JK Flip-Flop 과 T Flip-Flop을 이용해 각 플립플롭에 동시
에 클락이 들어가는 동기식 카운터를 직접 설계하는것 이었다.
State Diagram을 그리고 State Diagram을 이용해 State table을 구하고, 카르노맵
을 이용해 식을 구하는 아주 복잡한 과정으로
|
|
|
플립플롭을 사용하여 구현하는 것이 바람직하다.
출처-네이버
실험
JK Flip Flop을 이용한 3 비트 UP 카운터 JK Flip Flop을 이용한 3 비트 DOWN 카운터
JK Flip Flop을 이용한 3 비트 UP/DOWN 카운터 JK Flip Flop 6진 UP/DOWN 카운터
D Flip Flop을 이용한 6진 UP 카
|
|
|
플립플롭, 레지스터, 계수기
(결과보고서 - 추가)
2. 실험내용 및 결과
2.1 T-Flip-Flop
2.1.1 source
2.1.2 출력파형
입력값 t가 1일때, 클럭값이 0에서 1이 될 때에 출력은 전 출력값의
반전이 되어 나타난다.
2.2 Shift Register
2.2.1 source
2.2.2 출력파형
D-Flip-Fl
|
|
|
문헌
http://princess.kongju.ac.kr/DigitalMain/dvlec/dvlecframe.htm http://www.pyc.pe.kr/computersystem/chapt-22.html
디지털 전자회로 설계, 청암, 김응묵, p54-58 제1장. 서론
제2장. 본론
2.1 카운터
▶ 동기식 modulo-N 카운터
▶조합 논리 회로
제3장. 결론
후기
|
|
|
클럭의 제어를 살펴본다.
각 소자의 논리게이트를 이해하고, 이에 맞게 연결시킨다.
7세그먼트의 간단한 조작을 이해한다. 1.실험 제목
2.실험 목적
3. 관련 이론
4. 실험 기기 및 재료
5. 실험 방법
6. 유의사항, 주요 관찰 사항
|
|
|
전자신호가 움직이는 기본단위로써 공급되는 Clock 즉 초당 몇 번의 단위인 Hz로써 동작하게 됩니다. 만약 1GHz라면 1초 동안 약 10억번의 동작이 발생한다. 이러한 동작과 동시에 열이 발생한다든지, 컴퓨터를 사용하지 않는 상태 등등 CPU사용을
|
|
|
터로 구성된 555타이머의 듀티 사이클 및 주파수 측정
555 타이머를 이용한 비안정 멀티바이브레이터 설계 및 실험
Ⅱ. 실험 기구
74121 단안정 멀티바이브레이터 (one shot)
7474 dual 플립 플롭
555 타이머
0.01uF 커패시터 2개
신호용 다이오드 (1N914 혹
|
|
메뉴펼치기
