|
1. 2개의 D플립플롭으로 구성된 순서논리회로의 입력방정식이 다음과 같을 때 상태표, 상태도, 논리회로도를 작성하시오(단, X, Y는 입력이고 Z는 출력이다.) ※교재 6장(주관식문제 3번-교재 p254)
※교재 7장(주관식문제 6번-교재 p299)
※교
|
|
|
D플립-플롭
논리소자 취급
서로 다른 논리소자의 연결 시 주의점
CMOS소자가 선호되는 이유
CMOS 소자의 단점
논리연산의 단순화
논리연산용 부울대수 (Boolean algebra)
논리연산의 목적
드 모르강 법칙 (De Morgan’s Law)
예제) 논
|
|
|
플립플롭에 신뢰성 있게 입력될 수 있도록 클럭 펄스의 트리거 에지가 발생하기 전에 입력이 미리 일정한 레벨을 유지해야 하는 최소의 시간이다. (f)와 (g)는 입출력의 관계는 같다.
(5) D 및 T 플립플롭이 그림 4 및 5의 진리표와 같이 동작함을
|
|
|
시뮬레이션
콤보
토의
jk플리플롭을 d플리플롭을 이용하여 게이트 레벨에서 만들었는데. 시뮬레이션이 제대로 작동하지 않았다. rest이 한번 들어간 이후부터 제대로 작동했는데 이것을 가지고 리플 카운터를 만들기가 힘들어서 베릴로그로
|
|
|
2
D 플립플롭을 사용하여 10진수 카운트 설계 파형도(2page)
D 플립플롭을 사용하여 만든 16진수 카운트 파형도
파형도 2-1
D 플립플롭을 사용하여 만든 10진수 카운트 파형도
파형도 2-2
D 플립플롭을 사용하여 10진수 카운트 설계 결론
결과
- page 6-
|
|
|
플립플롭|작성자 enly 4 - 3 수치적 연산
4-3-1 래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
4-3-2 레지스터와 카운터
(1) 레지
|
|
|
플립플롭의 단점을 보완한 JK플립플롭에 대해 알 수 있었고, 디지털 회로에서 시간 지연을 감소시키면 데이터 처리속도가 빨라지는 것을 알게 되었다.
이번 실험에 사용된 IC칩이 active low형식이라서 처음에는 형식을 잘못알고 값이 재대로 나
|
|
|
앞서 실험한 토글과 일치하는 형태였다.
실험 순서 4. 리플 카운터 :
종속 연결된 플립플롭은 그림 16-4처럼 리플 카운터 회로에서 주파수 분할을 수행하는데 사용된다. 그림 16-4는 74LS76 안에 있는 두 개의 플립플롭을 사용한 리플 카운터를 보
|
|
|
(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
|
|
|
플립플롭(Latch & Flip-Flop)을 통하여 여러 종류의 flip-flop을 구성하여 그 동작 특성을 이해하고 동작을 확인하는데 크게 어려움이 없었다. 사전에 실험 동영상 및 데이트시트 준비 등을 통해 실험이 매끄럽게 잘 진행될 수 있도록 노력해야 할 것
|
|
메뉴펼치기
