|
실험순서 10 : D플립-플롭에 관한 관찰 내용
-CLK파형에 HIGH 입력이 들어 올 때마다 Q 출력
<평가 및 복습문제>
1. 그림 15-3의 되튐에 의한 영향 제거 회로가 DT스위치에 대해서만 사용되는 이유는?
- S-R래치 때문이다. 되튐 현상을 제거 할 수
|
|
|
RS 플립플롭
- 위 그림에서 클럭은 PT의 펄스를 발생시키는 회로에 가해진다. IEEE 기호는 SR 래치와 같은 그림이 된다.
2. D 플립플롭
C
D
0
X
(last state)
0
0
1
1
논리도
진리표
(+)의 에지트리거된 D 플립플롭
- 위 그림에서 짧은 PT의 전압 펄스
|
|
|
실험에서 우리는 J-K플립플롭의 특성에 대해서 알아보았습니다. 지난주에 했던 D-플립플롭 실험과 아주 유사했으며 특히나 S-R플립플롭과 기능이 아주 유사했습니다. 다만 개선된 점이 있다면 J-K플립플롭은 S-R 플립플롭과 다르게 무정의 조건
|
|
|
실험기기
테스터, 직류전원장치, 함수발생기, 오실로스코프, 만능기파 2개, 만능기판용 전선, 스트리퍼, IC74xx74 4개, 74xx73 3개, 74xx112 4개, 74x04 2개, 7400 3개, 트랜지스터 2N4401 8개, LED 8개, ON/OFF 스위치 4개, 푸시버튼 스위치 4개, 저항 220옴 10개, 2.2k
|
|
|
실험 8. 레지스터의 구성
8조
실험목적
D플립플롭을 직렬로 연결하여 시프트레지스터를 구성하고 그 동작을 확인하며, 병렬로 연결하여 일반 레지스터를 구성하고 병렬 로드 동작을 확인한다
관련이론
레지스터(register)란
기차를 타기 위하여
|
|
|
이번 실험은 어떠한 상태도를 보고 천이표를 그리고 그 천이표에 따른 카노맵을 만들어 현재 상태에 대한 다음 상태의 식을 구하고 그 식을 통해 D플립플롭으로 회로를 설계한 뒤, 그 회로를 브레드보드에 구성하여 결과값을 얻는 복잡하고
|
|
|
다음 플립플롭의 입력으로 연결되어있어서 클락을 주면 우측으로 쉬프트 되는 구조입니다. 실험 시작 후 4clock 후에 출력 A에 1이 입력되어 A->B->C->D->A 순으로 1만 순환하게 됩니다.
⇒ 실험 (4)의 결과도 시간이 부족하여 회로를 구성하
|
|
|
D플립플롭에 각각의 볼, 스트라이크 출력을 AND게이트로 묶어서 각각의 입력으로 넣어 줌으로써 주어진 조건을 만족시켰습니다. 이번실험에서는 추가조사에서 설계 하였던 아웃카운트와 이닝 카운트는 설계하지 않았는데 그 이유는 회로가
|
|
|
D플립플롭을 하나 더 사용하여 쉬프트 레지스터처럼 사용한 후 각각의 출력 값을 원하는 값으로 AND를 시키면 원하는 값일때 출력이 나오지 않을까 하는 의문이 들어서 실험해 보았다.
신호가 0101이 들어오면 앞에서부터 A~D까지의 플립 플롭에
|
|
|
플립-플롭에 의해서 바뀌었음을 나타낸다. 리플 카운터는 실험 19에서 보다 자세히 다 룰 것이다.
■ 심층 탐구
▶ 측정
주의 : 와 같은 파라미터 측정은 아날로그와 디지털 스코프에서 서로 다르게 행하여진다. 실험순서 1과 같이 구성하라. 만
|
|
메뉴펼치기
