|
실험 목적
드레인 전류 ID에 대한 드레인 소스 전압 VDS와 게이트-소스 사이의 전압 VGS의 영향을 결정한다
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2010.12.27
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Emitter보다 농도가 작게 도핑 되어 실제 시판 되고 있다.
BJT 구조에서 Emitter와 Collector는 같은 물질의 반도체로 구성되어 있으나 그 부피나 농도는 다르게 제작 되어진다.
3. 시뮬레이션 결과 1. 실험 목적
2. 관련 이론
3. 시뮬레이션 결과
|
- 페이지 9페이지
- 가격 1,200원
- 등록일 2008.12.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전자대(valence band).
(ii) 전도대(Conduction band)
(iii) Pauli의 배타원리(Pauli's exclusion principle)
(iv) 공유결합
(v) 반송자(carrier)
(vi) 부피저항(bulk resistance)
(2) 반도체소자에는 어떤 것들이 있는지 분류하여 간단히 설명하라.
(4) 그림 7, 8의 회로도에
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2011.11.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
자료
↑ 구성된 회로 ↑ 구성된 회로
11. 데이터 시트
↑2SC1815의 데이터 시트
↑2SC1959의 데이터 시트
↑2SA562의 데이터 시트 1. 설계 목적
2. 트랜지스터 이론
3. 트랜지스터의 분류
4. 회로도
5. 변동 사항
6. 설계 시 문제점 및 해결 방안
|
- 페이지 13페이지
- 가격 4,000원
- 등록일 2010.05.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
서론
II. 본론
A. 전계효과 트랜지스터(FET)
i. FET (field effect transistor)
ii. FET의 동작
B. 접합형 FET (JFET)
i. JFET(junction FET)의 구조
ii. JFET의 동작원리
iii. JFET의 동작
(a) 고정 바이어스 회로
(b) 자체 바이어스 회로
III. 결론
IV. 참고사항
|
- 페이지 7페이지
- 가격 2,000원
- 등록일 2008.04.28
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|