|
Logic Synthesis
- Gate-level Verification
Verilog HDL의 기본적인 규칙은 다음과 같다.
≪ … 중 략 … ≫
<Quartusll 사용법>
≪ 그 림 ≫
File -> new project wizard
≪ 그 림 ≫
프로젝트 저장할 위치
프로젝트 이름
최상
|
|
|
121
실험 12. D/A 및 A/D 변환기(2) 121
1. 실험 목적 121
2. 기초이론 121
3. 예비 보고서 126
4. 실험기자재 및 부품 128
5. 실험방법 및 순서 128
6. 실험결과 128
실험 13. Term Project(1)
실험 14. Term Project(2)
실험 15. Term Project(3)
참고문헌 130
|
|
|
Contents
20. Dissertation Abstracts International B
21. Monthly Catalog
22. Chemical Abstracts
23. CAB Abstracts
Ⅴ. 도서관문헌의 현황
Ⅵ. 향후 도서관문헌의 개선 과제
1. 문헌정보 디지털화의 기본방향
2. 자료의 표준화문제
3. 저작권 문제
참고문헌
|
|
|
디지털 회로 설계 황선영 교수님 강의 자료
McGraw-Hill, Fundamentals of Digital logice with VHDL design, Brown&Vranesic, 2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설
|
|
|
to 1 MUX를 decoding 하여 7-segment로 display.
Part 4에서 사용한 characters인 H.E.L.O를 사용하여 7-segment를 구성
CLK을 주어 하나 decoder 출력을 4개의 7-segment 에 ¼씩 시분할로 할당.
작업 순서
소스 코드 파악 및 예상 출력치 확인
주어진 스펙에 따른 알
|
|
|
Design
(1) 설계 단계
1-1) 32-bit ALU
1-2) Booth’s Algorithm 곱셈기
(2) 단계별 구현
2-1) Adder, AND, OR
2-2) Adder, And, OR, Subtraction, Less
2-3) MSB ALU
2-4) 32-bit ALU
2-5) Booth’s Algorithm 곱셈기
(3) MIPS Object Code를 통한 ALU Test
(4) 1-bit
|
|
|
프로젝트를 성공적으로 마칠 수 있게 되었다.
이번 Final Term Project를 통해서 하나의 성능 좋은 회로를 만든다는 것이 얼마나 힘들고 고된 일인지를 알 수 있었으며 그러한 작업을 성공적으로 이루어낼 수 있는 것은 시간이 아무리 걸리고 힘들
|
|
메뉴펼치기
