|
게이트
2) 블록
◆ sys_var
1.소스
library ieee;
use ieee.std_logic_1164.all;
entity sys_var is
port (a, b, c : in bit;
y_out : out bit);
end sys_var;
architecture sample of sys_var is
begin
process (a, b, c)
variable temp : bit;
begin
temp :=\'1\';
temp :=a and temp;
temp :=b and temp;
temp :=c and te
|
- 페이지 26페이지
- 가격 3,300원
- 등록일 2014.01.15
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
이용한 VHDL 및 FPGA 실습
김 재 철 | 홍릉과학출판사 | 2005년 02월
[5] FPGA DESIGN 이론 및 실습
DAVID VAN DEN BOUT | 김만복 편 옮김 | 홍릉과학출판사 | 2000년 09월
[6] 디지털 논리와 컴퓨터 설계
M.MORRIS MANO | 강철희 외 옮김 | 교보문고 | 2005년 02월
|
- 페이지 36페이지
- 가격 2,000원
- 등록일 2007.01.30
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
실습은 많은 실수도 있었고 어려웠지만 다 끝내고 나니 새로운 것을 알게 된 것 같아서 기뻤다. 또 C언어만 코딩하다가 VHDL이라는것을 코딩해 보았는데 만만치 않다는 생각을 했 다. 앞으로 열심히 해야겠다. ·실험주제
·실험소스
·
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2011.06.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계하는 것. 이렇게 두가지 방법이 있었는데, 우리 조는 FPGA 킷을 이용하지 않는 쪽을 선택하였다. 한 학기 동안 논리회로 설계실험 과목을 수강하면서 생소했던 vhdl coding을 배우고, 매주 이론과 실습을 반복하면서, vhdl이라는 언어에 친숙해
|
- 페이지 19페이지
- 가격 4,000원
- 등록일 2010.01.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
VHDL 의 소개 – 강의 순서
1.Definition of VHDL
2.What & Why HDL?
3.HDL의 종류
4.VHDL’s History
5.Benefits of VHDL
6.Design Automation
7.디지털 논리회로의 설계환경 변천
8.Design Flow
개발환경의 이해 및 실습 - 강의순서
1.Design Entry
2.Project Compilation
3.Proj
|
- 페이지 56페이지
- 가격 3,000원
- 등록일 2006.09.25
- 파일종류 피피티(ppt)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|