|
실험의 가장 큰 특징이었다. std_logic_vector구문으로 여러비트 신호를 선언 할 수 있는데 0 to 3이나 3 downto 0의 두가지 방법으로 4비트를 지정 해 줄 수 있었다. downto를 일반적으로 더 자주 사용한다는 조교님의 설명에 따라 3 downto 0를 이용해 신호
|
- 페이지 5페이지
- 가격 1,000원
- 등록일 2017.06.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
[논리회로설계실험] 1bit full adder & 4bit full adder (logic gate 구현)(성균관대)
목차
I. 실험 목표 및 내용
II. 코드 설명
III. 실험 결과 및 분석
IV. 결과 고찰
I. 실험 목표 및 내용
이번 실험의 목표는 1비트와 4비트 전가산기를 설계하
|
- 페이지 3페이지
- 가격 3,000원
- 등록일 2025.06.07
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리회로설계실험_비교기,MUX,ALU 결과레포트
목차
1. 실험목표
2. 실험결과
3. 고찰
4. 출처
1. 실험목표
이번 실험의 목표는 논리회로 설계의 기초를 이해하고, 비교기, 다중화기(MUX), 그리고 산술 논리 장치(ALU)의 기능과 작동
|
- 페이지 3페이지
- 가격 3,000원
- 등록일 2025.06.08
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로를 정확하게 구성하고 실험했다면, 그 진리표는 표 8-2와 같다.
입력이 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001일 경우
·입력이 1010, 1011, 1100, 1101, 1110, 1111일 경우 7. 대수논리와 드모르간 정리, 간소화
∎ 실험목적
∎ 실
|
- 페이지 13페이지
- 가격 2,000원
- 등록일 2010.08.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
카나프 맵 상에서 같은 양단 끝에 있는 1의 표시 칸은 합하여 1개의 루프로 만들어 묶을 수 있다. (Rolling)
▶ 비교기 회로도
▶ 그림 8-5 회로도 논리회로의 간소화
■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■ 심층 탐구
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|