|
설계하였다.
각 상태에서 입력에 따라 다른 출력을 내도록 설계하였으며 상태에서 상태로 변환하는 프로세스와
상태에서 출력하는 프로세스를 별개로 하는 방식을 채택하여 sensitivity list를 유동적으로 사용할 수 있었다.
LCD출력을 때에 따라
|
|
|
논리 게이트 OR, AND, NOT, NAND, NOR, EX-OR··.)
- 디지털 IC의 종류와 특징 (TTL & C-MOS)
3. 사용기기 및 부품
- SMPS, 펑션제너레이터, 74LS90, 74LS47, 7 Segment, 저항(330)
4. 도면
10
5
▽
5V
16
8
GND
5. 실험 및 실험결과
가. 회로 제작 과정 모습
나. 회로를 완성한
|
|
|
반가산기 : 2진수 덧셈에서 두 개의 비트 A와 B를 더한 합 S와 자리올림(carry) C0를 출력하는 조합회로이다.
전가산기 : 두 개의 비트 A, B와 밑자리로부터의 자리올림 C1을 더한 합 S와 윗자리로의 자리올림 C0를 출력하는 조합회로이다. 가산
|
|
|
설계하였고 IBUF의 필요성을 이해하고 코드 내에서 사용할 수 있었다.
Evaluation
유한 문자열 인식기를 설계하는 실험이었다. 언뜻 보면 어렵고 복잡하다 느낄 수 있지만 상태도를 정확히 그려낼 수 있다면 지난번 실험과 크게 다를 바 없이 상태
|
|
|
양함수의 형태로 표현하는 이유는 혼합물 중의 성분의 퓨개시티계수 표현식을 유도하기가 편리하게 다음 식과 같은 형태로 표현되기 때문이다.
5. 참고 문헌
공업열역학, 2003년, 김지문, p69
디지털논리회로설계, 2003년, 이승호외3명 p682
|
|
|
논리회로를 카르노 맵을 통하여 간단한 논리회로로 구현함으로써 효율적인 회로를 구성할 수 있음을 알 수가 있다. 두 개의 2 진수 X, Y와 자리올림수 C1을 포함하여 3비트를 더할 수 있는 전가산기를 실제로 설계해보고 동작을 확인해 봄으로
|
|
|
브레드보드에 회로를 구성할 때 배선이나 선 색에 따른 시각적 모습 등 바쁜 마음에 완성도가 아직 많이 부족해서 더 노력해야할 것 같다. 디지털 공학 실험
8장 순차논리회로 설계 및 구현(2)
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
디지털 공학 실험
7장 순차논리회로 설계 및 구현(1)
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
설계되어있다. 그래서 count가 LT가 될 때(약 2000ns)
Highway = Yellow.Local Road= Red.Pedestrian = Red
이 된다.
그리고 ST(10초) 이후(약 2100ns)
Highway = Red.Local Road= Green.Pedestrian = Red
으로 바뀐다
Local Road가 Green인 상태는 최대 60초 지속되도록 설정되었으므로 600
|
|
|
설계를 하는 것과, FPGA 킷을 이용하지 않고 testbench를 이용해서 동작 특성을 보이는 것을 설계하는 것. 이렇게 두가지 방법이 있었는데, 우리 조는 FPGA 킷을 이용하지 않는 쪽을 선택하였다. 한 학기 동안 논리회로 설계실험 과목을 수강하면서
|
|
메뉴펼치기
