|
결과가 나오는지를 한 기능씩 확인하라. ■ 실험제목 : 산술논리연산장치
■ 관련이론
(1) ALU (arithmetic-logic unit) ; 산술논리 연산장치
(2) 산술 연산 장치
(3) 논리 연산 장치
■ 실험의 이론적 결과
(1) 예비보고서
(2) 실 험
|
|
|
n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고서
실험 9
Shift Register & Ring Counter & Counter
|
|
|
논리회로를 간략화하여 간단한 회로로 만들 수 있다는 것을 알 수 있었고 7-Segment의 원리와 숫자 표시기의 사용방법을 실험으로 확인 할 수 있었다. 전체적으로 회로구성이 복잡해짐에 따라 실험자의 실수로 회로구성이 잘못되 틀린 출력이
|
|
|
논리회로로 나타내어라.
④ 논리 게이트를 이용하여 회로를 구성하고 입력을 진리표와 같이 변화시키면서 출력 F의 상태를 확인하여라.
회로
결과
검토 4비트의 BCD 입력 중에서 그 수가 짝수일 때, 출력이 1이 되는 회로를 설계하여라.
w
x
y
z
F
|
|
|
논리 다이어그램으로부터 결정될 수 있다. 논리 다이어그램과 실험 데이터로부터, 부울식 열에 이 식을 표현하시오. 예를 들어 실험 1(a)과 1(b)에서 실험 데이터는 Y = A 와 같다. 이중 부정(inversion)의 부울식은 표 2-13의 첫째 행의 부울식과 같다
|
|
|
이에 상응하는 논리적의 논리화 형태(AND-OR)의 논리회로를 74LS04, 74LS08, 74LS32로 그림 4-7에 그려 넣는다.
(4)실험 4
그림 4-7의 논리회로를 구성하고, 표 4-6의 입력을 가한 때의 출력을 측정하여 해당란에 기입한다. 단, 회로를 구성할 때 A, B, C의 부
|
|
|
보고서의 준비된 여백에 간소화된 논리식을 쓴다.
3. 과정 2의 논리식을 정확하게 썼다면, 곱의 항이 두 개이고 문자 D가 두 항 모두에 나타나게 된다. 이 논리식은 완전한 논리 회로로 수행되어진다. 각 항에서 D를 인수분해 하면, 부당한 코드
|
|
|
회로도를 직접 연결하려니 무엇부터 해야 할지 어려워서, 실험을 할 때 완성하지 못하여 시간이 지체되었었다. 하지만 결과보고서를 쓰다 보니 7-segment와 논리 회로에 대해 전반적인 이해도를 높일 수 있었다.
우리의 일상생활은 보이는 것을
|
|
|
논리이다.
④ XNOR은 XOR의 보수를 구할 수 있다.
(∵ 왜냐하면 카르노 맵으로 표현 가능한 모든 논리회로는 NOR이나 NAND 만으로 표현 가능하기 때문이다. ) 부울대수의 정리
예비 보고서
1. 실험 목적
2. 기본 이론
3. 실험 방법
4.
|
|
|
연결할 수 있는 게이트 입력의 수(fan out)를 실험 3,4,6의 결과를 이용하여 계산하라.
(5) 실험 7에서 구성한 회로의 논리식을 각각 구하라.
- (((W+X')'·Y')')' = (W+X)'·Y' = W'·X·Y'
- ((W'·X)'+Y)' = (W'·X)·Y' = W'·X·Y'
이 두 회로는 등가회로이다. 없음
|
|
메뉴펼치기
