|
.
실험결과, 기본적인 gate와 법칙을 증명하는데 크게 어려움이 없었으나 사전에 실험 동영상 및 데이트시트 준비 등을 통해 실험이 매끄럽게 잘 진행될 수 있도록 노력해야 할 것이다. < 목 적 >
< 실험 과정 및 결과 >
< 실험 고찰 >
|
- 페이지 5페이지
- 가격 3,300원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
부울표현식(최소SOP식)을 추출하여 실험에 사용되는 부품을 이용해 무난하게 만들 수 있다는 점 역시 이번 실험을 통해 깨달은 점이다.
♠ 참고 자료 ♠
● 카르노맵 목적
장비 및 사용 부품
실험순서
데이터 및 관찰 내용
결과 및 토론
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2010.04.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
간소화가 많이 되기 때문에 페어로 묶는 것보단 쿼드로, 쿼드로 묶는 것 보단 옥테드로 묶는 것이 한번에 더 짧게 간소화 시킬 수 있다.
<정리>
-카르노 맵은 어떠한 식을 간소화 시킬 수 있는 방법이다. 물론 부울대수도 간소화 시킬 수 있
|
- 페이지 9페이지
- 가격 6,300원
- 등록일 2015.08.19
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
부울대수식을 만들고 위 실험과 동일한 방법으로 WINCUPL을 실행한다.
WINCUPL 시뮬레이션 결과
반가산기
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbro
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2011.05.02
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
논리 함수의 진리표 작성
(2) 진리표를 통한 성립 여부 검증
(3) AND, OR, NOT 게이트를 활용한 논리 다이어그램 설계
(4) NAND 및 NOT 게이트를 이용한 논리 다이어그램 작성
(5) 팬인(fan-in)과 팬아웃(fan-out) 개념 조사
(6) 논리 대수를 통한
|
- 페이지 5페이지
- 가격 3,000원
- 등록일 2025.05.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
부울대수식 (카르노맵을 작성하여 AND게이트, OR게이트로 구성한 부울대수식) a= B + D + AC + A'C’ b = AB + C` + A`B` c = A + B' + C d = AB'C + BC' + A'C' + A`B + D e = A`B + A`C’ f = A'B' + B'C + A'C + D g = A'C + BC` + B`C + D
- 고찰실험 1. NOT게이트와 AND게이트를 이용하여
|
- 페이지 6페이지
- 가격 1,500원
- 등록일 2017.04.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
부울함수를 배우고 회로의 논리식을 간소화 하는 방법 중에 하나인 DeMorgan의 정리를 배웠다. 회로를 보고 논리식을 만들어보고 그 논리식을 DeMorgan의 정리를 이용하여 간소화 해보았다. DeMorgan의 정리를 사용함으로써 많은 게이트를 최고화 함
|
- 페이지 5페이지
- 가격 2,000원
- 등록일 2010.03.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
게이트만을 이용하여 반가산기를 구성하여라
2. 문제 1.에서 각 게이트 출력의 논리식을 쓰고, 부울대수를 이용하여 합과 자리올림수의 올바른 출력식을 나타내어라.
S= B + A = A B
C= A B = AB
○ 고찰
1. 1. 실험 1, 2, 3, 4의 결과를 이용하여 가산기
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2007.08.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리 동작을 하는 회로를 (b)와 (e)처럼 2가지 종류로 만들 수 있다.
참고문헌
부울대수와 카르노 맵 - 정보통신실험 2004. 5. 19
디지털 공학실험 「강의, 실험 그리고 설계」 - 이병가 저 2000.
디지털 시스템 <사이텍미디어> - 조성환외 공역 200
|
- 페이지 21페이지
- 가격 3,000원
- 등록일 2005.12.04
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리식을 작성한 후 불 대수의 정리를 이용하여 간소화하면 아래 식과 같다.
위와 같이 합 S에 대한 논리식을 정리하면 EOR gate 두 개를 사용하여 전 가산기의 합에 대한 논리회로를 구성할 수 있다.
자리 올림 수 Cn에 대한 논리식을 작성한 후
|
- 페이지 4페이지
- 가격 2,000원
- 등록일 2013.12.02
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|