|
회로
▶ 이렇게 XOR을 연결해서 더하기 연산을 할수 있습니다.
▶ 다음장의 그림은 가산기 회로의 시뮬레이션입니다.
▶ 1,0,0,1을 넣어서 각각을 더하는 시뮬레이션입니다. ■ 실험 목표
■ 사용 부품
■ 심층 탐구 실험용 부품
■ 관
|
|
|
실험.
Altera Quartus를 이용한 디지털 회로 설계에 관한 문서
DigitalDesign1.pdf
전가산기:2bit의 자리수와 carry를 더하는 3bit의 합을 나타냄
x
y
z
c
s
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
[진리표]
[논리게이트] C = x y + z (x y),
|
|
|
결정하는 회로를 Flip Flop 이라 한다. 1.논리게이트
(1)논리게이트 개요
(2)논리게이트 종류
2.쿨럭 파형의 정의
3.flip flop(플립플롭)의 정의
- 종류 및 설명
- JK7476 플립플롭 과 7400 플립플롭
4.실험내용
5.고찰
6.참고문헌
|
|
|
논리 인버터를 체크해 본다. 함수발생기를 1㎑ TTL 펄스로 설정하라(실험 1 참조). 그림 2-6(a)에 보인 직렬 인버터를 구성하고 입력에 펄스를 인가한 뒤 회로의 입력과 출력의 파형을 비교하라. 실험 보고서의 도표 1에 파형을 스케치하라. VOLTS/DI
|
|
|
회로를 재점검한다.)
5. 보수 스위치를 닫고 회로를 테스트한다. 4장. <논리게이트-1> 예비보고서
1. 실험 목표
2. 사용 부품
3. 관련 이론
4. 실험 순서
5장. 논리게이트-2 <예비보고서>
1. 실험 목표
2. 사용 부품
3. 관련 이론
4. 실
|
|
|
실험은 논리함수 개념과 gate구조의 구조 및 기능을 습득하는 실험이다.
디지털공학 시간에 이론적으로만 배운 gate회로들을 직접 측정하면서 확인해볼수 있는 실험이었
다. 단순히 입력 값이 1(참)이 아닌 5V로 입력해줘야하고, 출력값 역시 5v
|
|
|
실험순서 5에 대한 타이밍 다이어그램
1A
1Y0
1Y1
1Y2
1Y3
결과 및 결론 :
▶ 이번 실험은 디멀티플렉서를 이용한 조합 논리라는 주제로 실험을 하였습니다. 이 실험의 목표는 디멀티플렉서를 이용한 다중 출력 조합 논리 회로의 설계, 오실로스코
|
|
|
실험에서 그래프가 불규칙하게 나온 것은 소자들의 오작동이나 연결이 제대로 안되었기 때문에 그랬을 가능성이 있다. 1. 실험결과
실험 1. 디지털 바이트 패턴 표현하기
실험 2. 555 디지털 클럭 회로
실험 3. LabVIEW 논리 상태 분석장치
|
|
|
실험을 그나마 수월하게 할 수 있었다. 하지만, 칩셋 1～2개로 실험하는 것도 이제 얼마 안 가서는 머리에 쥐가 날 정도로 회로를 만들어야 한다는 압박도 가해져 왔다. -_-;
2. 실험의 결과값은 정확히 출력되었는가?
예상값과 같게 출력 되었다
|
|
|
디지털게이트나 장치에 연결될 수 있다. 그러므로 TTL 게이트는 10의 팬 아웃을 갖는다.
5. 2개의 반덧셈기와 OR 게이트로 전덧셈기를 구성하시오.
Cin
A
B
Cout
S
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1 1. 여러 종류의 IC에
|
|
메뉴펼치기
