|
배경
2. QR코드의 특징
3. QR코드 구성
4. QR코드의 활용
5. 바코드와 QR코드 차이점
6. QR코드의 당면과제
7. 본인의 소속학과, 학년, 이름이 포함된 텍스트가 들어있는 QR코드를 만들어서 과제물에 첨부
Ⅲ. 결론
참고문헌
|
- 페이지 4페이지
- 가격 2,400원
- 등록일 2013.03.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
디지털 논리회로 학습을 위한 웹기반 코스웨어의 설계 및 구현. 금오공과대학교 교육대학원 석사학위논문.
김재은(2017). TV 리얼리티 여행 프로그램의 캐릭터에 대한 동일시가 잠재관광객의 기대형성 및 방문의도에 미치는 영향(반두라의 사
|
- 페이지 17페이지
- 가격 5,000원
- 등록일 2021.11.13
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
디지털 논리회로, 연학사, 2001
고영문, 강진영, QR코드, 블로고스, 2011
김선태, 차송이, QR CODE(스마트폰이 가져 온 패러다임의 변화 2차원에 세상을 담아라), 성안당, 2011 Ⅰ. 서 론
Ⅱ. 마이크로프로세서의 발전 과정과 컴퓨터 산업에 기여
|
- 페이지 13페이지
- 가격 3,000원
- 등록일 2013.03.06
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
과제물에 첨부하라. QR코드는 네이버, 다음 등의 포털사이트에서 ‘QR코드 만들기’를 검색하여 무료로 만들 수 있는 사이트를 이용할 수 있다.(15점)
Ⅰ. 서론
Ⅱ. 본론
1. 2차원바코드와 QR코드의 개요
1) 2차원 바코드의 개요
2) QR코
|
- 페이지 14페이지
- 가격 2,800원
- 등록일 2013.03.19
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
VERILOG HDL은 아날로그 회로를 논리 합성하여 디지털 회로로 만들어 설계를 만드는 것이다. 텍스트 입력으로 이해하기 쉽고 시뮬레이션으로 결과를 예측 할 수 있는 기술이다. VERILOG HDL 이용하여 자신이 원하는 IC를 설계 및 제작, 시뮬레이션으
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2005.09.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
();
void ComStart();
CSCom();
virtual ~CSCom();
DCB dcb;
OVERLAPPED osRead;
OVERLAPPED osWrite;
COMMTIMEOUTS CommTimeOuts;
HANDLE idCom;
};
#endif // !defined(AFX_SCOM_H__5A71548F_CE4C_11D4_A6B3_00E09833FB7C__INCLUDED_)
// SCom.cpp: implementation of the CSCom class.
//
/////////////////////////////
|
- 페이지 77페이지
- 가격 10,000원
- 등록일 2006.06.01
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
논리
begin
case(current_state)
ZfZ:begin
if(sequence_in==1)
next_state = OfZ;
else
next_state = ZfZ;
end
OfZ:begin
if(sequence_in==1)
next_state = OfO;
else
next_state = ZfO;
end
ZfO:begin
if(sequence_in==1)
next_state = OfZ;
else
next_state = ZfZ;
end
OfO:begin
if(sequence_in==1)
next_state = Of
|
- 페이지 12페이지
- 가격 5,000원
- 등록일 2023.03.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
디지털공학을 공부하는 학생에게도 마찬가지로 적용되며, 이론과 실습을 병행하여 학습하는 것이 필요합니다.
정리하면 부울대수의 기본 법칙은 디지털공학의 기초를 이루는 중요한 이론이며, 이를 바탕으로 논리 회로를 설계하고 최적화하
|
- 페이지 5페이지
- 가격 2,000원
- 등록일 2024.11.28
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
과제 수행 및 Synthesize ? XST 과정
3. 실험 장비 목록
4. 실험 절차
(1) 1비트 반가산기
1) 행동 수준 모델링을 이용한 Half_adder 구현
2) Half_adder 테스트 벤치
3) Half_adder 시뮬레이션 결과
4) Half_adder 핀 구성
(2) 1비트 전가산기
1) 반가산기 모듈 인
|
- 페이지 14페이지
- 가격 3,200원
- 등록일 2025.04.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Digital Logic with VHDL Design 3/e』, Mc Graw Hill
7. http://www.roboblock.co.kr/info/info8.htm
8. http://blog.naver.com/r2adne?Redirect=Log&logNo=120155040778 1. VHDL의 뜻
2. VHDL이 만들어진 배경
3. VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6
|
- 페이지 10페이지
- 가격 2,300원
- 등록일 2013.08.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|